張寶偉，朱國富，陸必應(yīng)

(國防科學(xué)技術(shù)大學(xué) 電子科學(xué)與工程學(xué)院，長沙 410073)

1 引言

穿墻成像雷達(Through－Wall Imaging Radar，TWIR)能夠穿透非金屬墻壁等障礙物，對墻后目標進行成像、檢測、識別和跟蹤。TWIR 在軍事(探雷、反恐、墻內(nèi)物探測)、民用(災(zāi)后生命救援)方面應(yīng)用十分廣泛［1］。

步進頻連續(xù)波雷達的發(fā)射信號是多個單頻信號，利用多個單頻信號脈沖合成寬帶信號，極大地降低了對接收機和A/D 采樣的帶寬要求，并且系統(tǒng)中接收機因具有較小的中頻帶寬而能夠有效地抑制噪聲和干擾，提高靈敏度，因此，步進頻率雷達是實現(xiàn)高分辨率成像的有效途徑［2］。

步進頻合成器的主要實現(xiàn)途徑有三種:直接合成、鎖相合成以及數(shù)字直接合成(DDS)［3］。鎖相式頻率合成器的優(yōu)點是能抑制雜散分量，避免了大量使用濾波器［4］，有利于集成化和小型化，同時能得到很高的信號輸出頻率，非常適合作為工程應(yīng)用的超寬帶穿墻成像雷達信號源［5］。但是鎖相合成技術(shù)也有其自身的缺點，最主要的問題就是頻點切換時間長［6］。穿墻成像雷達帶寬大，頻點多，收發(fā)通道數(shù)量多，頻率掃描再加上收發(fā)天線的陣列掃描，將會使總的掃描周期非常長，造成最終的目標成像幀率低，難以滿足對動目標的成像要求。

針對這個問題，國內(nèi)外研究大多從降低單步跳頻時長的方向入手，采用小數(shù)分頻鎖相環(huán)(FNPLL)［7］或者采用壓控振蕩器(VCO)預(yù)置電壓［8］技術(shù)來降低跳頻時間，但只適用于中速的系統(tǒng)，而且會增加設(shè)備復(fù)雜度，提高成本，同時還會帶來其他負效應(yīng)。本文提出了一種新的簡單有效的掃描方案，顯著提高了步進頻穿墻成像雷達的幀率，實測結(jié)果驗證了本文所提方法的可行性。

2 步進頻穿墻成像雷達幀率分析

傳統(tǒng)的步進頻穿墻成像雷達的掃描方式一般是先進行信號源的頻率掃描再進行收發(fā)系統(tǒng)的天線陣列掃描，收發(fā)系統(tǒng)在一個收發(fā)組合也就是一個通道內(nèi)部完成整個頻段內(nèi)所有頻點的切換［9］。這種掃描方式與系統(tǒng)的頻點數(shù)、收發(fā)系統(tǒng)的通道數(shù)以及頻點切換時間和通道切換時間有關(guān)，用公式表示如下:

式中，TF表示一幀數(shù)據(jù)的時長;nF表示頻段范圍內(nèi)的頻點數(shù)量;Δt 表示單步跳頻的時長;tc表示通道切換的時長;nc表示收發(fā)系統(tǒng)的通道數(shù)量;tb表示留有的緩沖時間，用來為下一幀數(shù)據(jù)做準備。這種情況下，通道數(shù)、頻點數(shù)、頻點切換時間都與一幀的時長成正比例關(guān)系。

針對頻點切換時間的問題，步進頻穿墻成像雷達中所使用的鎖相技術(shù)是一種相位負反饋技術(shù)，由鑒相器得到與頻率源的輸入信號和壓控振蕩器(VCO)的輸出信號的相位差成正比的電壓，將其作為誤差電壓來控制振蕩器的頻率，從而使其與輸入信號頻率相等［10］。但由于鎖相環(huán)(PLL)是一個閉環(huán)系統(tǒng)，其控制過程是一個惰性過程，故鎖相環(huán)輸出頻率在進行頻率切換時，必須經(jīng)過一個捕獲過程才能達到同步，導(dǎo)致頻率轉(zhuǎn)換時間過長。

對于具有多通道收發(fā)系統(tǒng)的應(yīng)用平臺(圖1)來說，在每一個通道內(nèi)完成整個頻段的頻點掃描將會使一幀數(shù)據(jù)的時長成倍地增加。PLL 鎖相合成技術(shù)的跳頻時間即Δt 本身就已經(jīng)很大，對于超寬帶信號頻點數(shù)也會很多，再乘以通道數(shù)，將嚴重影響成像幀率，不能對目標進行實時顯示。以本文的雷達系統(tǒng)應(yīng)用平臺來說，步進頻合成器由4個超寬帶PLL 組成，工作時由單刀四擲(SP4T)開關(guān)選擇一路PLL 輸出，其余3 路PLL 被預(yù)置到下3個即將輸出的頻點，以縮短步進頻跳頻時間。在此基礎(chǔ)上，可以將每個頻點的跳頻時間縮短到理論上的25 μs。實際應(yīng)用中，應(yīng)該留有一定的裕量，以便穩(wěn)定相位，為下一次跳頻做準備。因此，如果單步跳頻時長Δt 具有不大于50 μs的容忍度、收發(fā)系統(tǒng)具有兩發(fā)六收12個數(shù)據(jù)通道和一個校驗通道、工作頻段是0.5～3 GHz、單步跳頻2 MHz的話，就有1250個頻點，通道切換的速度比較快，單刀八擲(SP8T)開關(guān)單路的切換時間可以達到100 ns，實際編程使用時采用1 μs。單步跳頻時長取50 μs，暫不考慮緩沖時間，這樣就可以得到單幀數(shù)據(jù)的最小時長為1250 ×(50 μs +1 μs)×13≈0.83 s，幀率最高為1.2 Hz。顯然，這樣低的幀率無法滿足穿墻成像雷達的需要。

圖1 步進頻收發(fā)平臺的系統(tǒng)框圖Fig.1 Block diagram of stepped－frequency transceiver platform system

3 高幀率步進頻穿墻成像雷達掃描方案

由上述分析可知，傳統(tǒng)的步進頻穿墻成像雷達的掃描方法在一幀數(shù)據(jù)中包含有多個通道的頻率重復(fù)掃描，而頻率掃描的跳頻時間又非常長，從而導(dǎo)致整幀時間過長，嚴重影響了成像幀率，降低了顯示的實時性。要解決這個問題，可以從兩個方面入手:一是降低單步跳頻的時長，二是減少跳頻的次數(shù)。降低單步跳頻時長的方法前文已經(jīng)說明，實際應(yīng)用有一定限制。本文將從第二個方面著手，通過減少整幀的跳頻次數(shù)來提高成像幀率。要減少一幀的跳頻次數(shù)，可以通過縮短掃頻的頻段范圍或者增大頻率跳頻步長，但是這兩種方法都會對成像性能造成影響。由于時間較長的頻率掃描會在每一個通道內(nèi)重復(fù)進行，大大加長了掃頻時間，因此我們考慮在不影響成像性能的情況下，將重復(fù)的掃頻步驟去掉。也就是在一幀數(shù)據(jù)中，只進行一次頻率掃描，在一個頻點的持續(xù)時間內(nèi)完成所有通道的切換，步進到下一個頻點之后再次進行所有通道的順序切換，就這樣依次完成頻段范圍內(nèi)所有頻點的切換。整個過程由現(xiàn)場可編程門陣列(FPGA)控制時序，圖2 是根據(jù)所提方法理論分析得到的一幀圖像中頻點的切換以及通道切換的時序圖，band_sel 表示的是頻段范圍的選擇，Rf_on 表示一個頻點的持續(xù)時間，頻點的脈寬是40 μs，在這個40 μs內(nèi)完成由開關(guān)信號switch_o控制的13個通道切換，每1 μs切換一次。

圖2 所提方法的理論分析時序圖Fig.2 The theoretical analysis timing diagram achieved by using the proposed method

通道的切換速度相比頻點的切換速度要快得多，上文提到只需要100 ns就可以完成SP8T 開關(guān)的單路切換。一個頻點的周期是50 μs，完全有足夠的時間完成所有通道的掃描。這樣就相當于把頻率掃描的重復(fù)換成了陣列掃描的重復(fù)，但是陣列的重復(fù)掃描并沒有額外增加一幀的時長。

還是以本文的雷達系統(tǒng)應(yīng)用平臺為例，收發(fā)系統(tǒng)共13個通道，也就是只需要13 μs就可以完成所有通道的切換。而從一個頻點步進到下一頻點需要50 μs，完全可以將通道切換的13 μs嵌入到頻點切換的50 μs內(nèi)。這樣求一幀數(shù)據(jù)的時長公式就變?yōu)?/p>

按此公式計算，每一幀的時長將縮減到62.5 ms左右，理想情況下，幀率最高可以達到16 Hz，相比傳統(tǒng)掃描方案的1.2 Hz，在幀率上有了大幅度的提高，能夠形成比較流暢的成像畫面，在一定程度上可以滿足實時成像的要求。

4 實驗結(jié)果

針對上述提出的方案，我們使用FPGA 進行實現(xiàn)。通過FPGA 可以實現(xiàn)對頻點切換與通道切換順序的控制，同時還可以對整個步進頻收發(fā)系統(tǒng)進行控制，包括信號頻段的選擇、頻率步長的選擇、通道切換的時間等。圖3 是應(yīng)用本文所提出的方法由FPGA 對頻率步長、頻段范圍、頻點切換以及通道切換的控制時序圖。通過此圖可以看出，本文所提出的方法在邏輯上是可以實現(xiàn)的，并且很容易判斷出本方法在掃描時長上的優(yōu)勢。通過FPGA 可以自由選擇1 MHz、2 MHz、4 MHz等頻率步長，也可以在500 MHz～4 GHz自由選擇頻段。在頻率步長設(shè)置為2 MHz、通道切換時間選擇1 μs、頻段選擇在500 MHz～3 GHz時，實際測得的成像幀率為14 Hz。

圖3 由所提方法仿真得到的一個頻點內(nèi)的時序圖Fig.3 The simulation timing diagram in one frequency point achieved by using the proposed method

另外，針對本文提出的方案，可能引起的一個問題是:調(diào)換步進頻穿墻雷達的掃描次序之后，會不會對步進頻波形的合成以及脈壓性能產(chǎn)生影響，繼而影響最終的成像效果?為了驗證這個問題，保證輸出信號不受調(diào)換次序的影響，我們通過Matlab 提取出了實測數(shù)據(jù)中由穿墻成像雷達的一對收發(fā)天線對錄而得到的單通道接收回波脈沖波形以及通過Matlab 仿真得到的理想的回波脈沖波形，比較結(jié)果如圖4 所示。

圖4 由所提方法經(jīng)實測得到的單通道接收回波脈沖波形和仿真波形的比較Fig.4 The measured figure of single channel receiving echo by the proposed method and simulation waveform

通過比較可知，實測的單通道步進頻脈沖回波信號和仿真結(jié)果比較一致，第一旁瓣幾乎達到了－12 dB，波形效果非常好。因此，步進頻穿墻成像雷達的步進頻脈沖的發(fā)射接收并沒有沒有受到掃描方式變化的影響。

本文對提出的高幀率步進頻穿墻成像雷達進行了實際成像測試。在寬敞的室內(nèi)無風且周圍無行人等未知因素影響的條件下，實驗場景為自由空間下人體目標在離雷達距離向4.5 m處橫向移動，得到的成像效果圖如圖5 所示。

圖5 人在距離雷達4.5 m 處橫向移動的成像效果Fig.5 The imaging result when a person is walking in crossrange 4.5 m away from radar

由成像結(jié)果可知，目標成像效果良好，沒有引入新的雜散信號。最終的實際成像幀率為14 Hz，相比傳統(tǒng)掃描方案1.2 Hz的成像幀率，在每個通道每個頻點的實際駐留時間不變的情況下，對發(fā)射的步進頻信號沒有產(chǎn)生影響，并且成像結(jié)果基本相同，而幀率卻有了大幅度的提高。因此，所提出的方法在不影響步進頻合成波形以及最終成像效果的前提下，可以簡單有效地縮短一幀數(shù)據(jù)的時長，提高圖像顯示的幀率。

5 結(jié)束語

本文針對穿墻成像雷達系統(tǒng)超寬帶、密集跳頻、大動態(tài)、低重量與成本這些特點，簡單討論了信號體制的選擇以及信號源頻率合成方法的選擇;結(jié)合特定要求，選擇了步進頻連續(xù)波信號體制以及鎖相合成步進頻信號的實現(xiàn)途徑;針對鎖相合成技術(shù)跳頻時間長的缺點，提出了一種簡單的改進方法，即通過改變步進頻穿墻雷達掃描方式來獲得高幀率成像性能。多次實驗證明，在每個通道每個頻點的實際駐留時間不變的情況下，步進頻輸出脈沖信號以及成像效果不受掃描順序的影響。同其他提高成像幀率降低跳頻時長的方法相比，本文方法實現(xiàn)簡單，成本低廉，效果顯著，可以大幅提高成像幀率，滿足實時成像要求，非常適合工程應(yīng)用。本文的跳頻時間還沒有到達理論上的最低時長，可以應(yīng)用相關(guān)技術(shù)縮短跳頻時間，進一步提高成像幀率。

［1］介利軍，歐陽繕，楊潔，等.超寬帶穿墻雷達成像技術(shù)研究［J］.現(xiàn)代雷達，2012(5):35－39.JIE Lijun，OUYANG Shan，YANG Jie，et al.Ultra Wideband through－ wall radar imaging technology research［J］.Modern Radar，2012(5):35－39.(in Chinese)

［2］金勝，朱天林，王海波.步進頻雷達成像技術(shù)研究進展［J］.飛行器測控學(xué)報，2013，32(6):490－495.JIN Sheng，ZHU Tianlin，WANG Haibo.Advances in Stepped－ Frequency Radar Imaging Technology［J］.Journal of Spacecraft TT＆c Technology，2013，32(6):490－495.(in Chinese)

［3］Vadim M.Frequency Synthesizers Theory and Design［M］.3rd ed.New York:John Wiley ＆ Sons，Inc.，2005.

［4］楊檍，鮑景富.現(xiàn)代頻率合成技術(shù)的研究進展［J］.電訊技術(shù)，2007，47(2):1－5.YANG Yi，BAO Jingfu.Advances in modern frequency synthesis technology［J］.Telecommunication Engineering，2007，47(2):1－5.(in Chinese)

［5］林志彬.超寬帶步進頻率脈沖雷達收發(fā)系統(tǒng)的設(shè)計與實現(xiàn)［D］.長沙:國防科學(xué)技術(shù)大學(xué)，2010.LIN Zhibin.Design and Implementation of a Transceiver System for UWB Step－ Frequency Pulse Radar［D］.Changsha:National University of Defense Technology，2010.(in Chinese)

［6］呂波，孫江平，袁乃昌.改善鎖相環(huán)跳頻時間的方法研究［C］//全國微波毫米波會議論文集.寧波:中國電子學(xué)會，2007:690－693.LYU Bo，SUN Jiangping，YUAN Naichang.Research of Methods for Reducing PLL Switching time［C］//Proceedings of 2007 Microwave and Millimeter－wave Symposium of China.Ningbo:The Chinese Institute of Electronics，2007:690－693.(in China)

［7］Chenakin A.A broadband，low phase noise，fast switching PLL frequency synthesizer［C］//Proceedings of 2008 IEEE International Frequency Control Symposium.Honolulu，HI，USA:IEEE，2008:758－761.

［8］Lou W，Geng Z，F(xiàn)eng P，et al.A fractional－N frequency synthesizer－ based multi－ standard I/Q carrier generation system in 0.13μm CMOS［J］.Journal of Semiconductors，2011，32(6):84－90.

［9］Gierlich R，Huttner J，Ziroff A，et al.Indoor positioning utilizing fractional－N PLL synthesizer and multi－channel base stations［C］//Proceedings of 2008 European Conference on Wireless Technology.Amsterdam，Netherlands:IEEE，2008:49－52.

［10］Shima T，Miyanaga K，Takinami K.A 60 GHz PLL synthesizer with an injection locked frequency divider using a fast VCO frequency calibration algorithm［C］//Proceedings of 2012 Asia－Pacific Microwave Conference.Kaohsiung:IEEE，2012:646－648.