李有慧

(無(wú)錫華潤(rùn)上華科技有限公司上海分公司，上海 201103)

軌到軌放大器是一種特殊類(lèi)型的放大器，其共模電壓范圍可以從正電源電壓到負(fù)電源電壓［1］。軌到軌放大器應(yīng)用范圍廣泛，尤其在電源電壓日益降低的情況下。通常信號(hào)幅度會(huì)隨著電源電壓的降低而減小，在這種情況下，噪聲對(duì)電路的影響會(huì)明顯增大，信噪比則明顯減小。使用軌到軌放大器，可獲得最大的信號(hào)擺幅，使噪聲對(duì)電路性能的影響降低。

實(shí)現(xiàn)軌到軌的方法之一是使用耗盡型器件。由于采用了離子注入技術(shù)，耗盡型器件的閾值電壓可以是負(fù)值，盡管這種技術(shù)使得軌到軌輸入級(jí)的電源電壓可降低至1 V，但由于標(biāo)準(zhǔn)CMOS技術(shù)不支持耗盡型晶體管，因此這種方法在CMOS工藝中基本不被采用。

放大器的輸出端易實(shí)現(xiàn)軌到軌，只需將兩個(gè)輸出晶體管的漏極相連，輸出加容性負(fù)載，即可實(shí)現(xiàn)輸出的軌到軌。但在輸入端實(shí)現(xiàn)軌到軌則較復(fù)雜。原則上只能是折疊式共源共柵結(jié)構(gòu)才能使輸入端包含電源電壓的軌。這種技術(shù)是實(shí)現(xiàn)所有軌到軌輸入放大器的基礎(chǔ)。

文中探討了一種兩級(jí)恒跨導(dǎo)的軌到軌CMOS運(yùn)算放大器，由軌到軌恒定跨導(dǎo)輸入級(jí)、求和電路及AB類(lèi)輸出級(jí)構(gòu)成。為減小芯片面積、噪聲和失調(diào)，將AB類(lèi)輸出級(jí)控制部分嵌入到折疊共源共柵求和電路中。與其他輸入輸出軌到軌運(yùn)算放大器相比，由于其電路結(jié)構(gòu)簡(jiǎn)單、緊湊、芯片面積小、性能高，所以可廣泛應(yīng)用于VLSI的設(shè)計(jì)中。采用CSMC 0.18μm工藝模型進(jìn)行仿真并流片驗(yàn)證。

1 理論分析

1.1 輸入級(jí)

共模輸入范圍超過(guò)或至少包含兩個(gè)電源電壓軌需要輸入級(jí)是NMOS和PMOS差分對(duì)并聯(lián)。圖1給出了一個(gè)這樣的輸入級(jí)，這級(jí)電路有兩個(gè)不希望產(chǎn)生的特性［2］。

圖1 軌到軌共模電壓范圍的輸入級(jí)

(1)若輸入對(duì)中的一對(duì)關(guān)掉了，輸入電壓失調(diào)會(huì)發(fā)生變化，這發(fā)生在狹窄的共模輸入電壓范圍內(nèi)。對(duì)這些接近軌的關(guān)斷區(qū)域中，式(1)可用于近似共模抑止比(CMRR)

其中，Vic是共模輸入輸入電壓;Vos是放大器的失調(diào)。對(duì)文獻(xiàn)［3～4］所報(bào)告的軌到軌輸入電路，式(1)給出了較低的共模抑止比(30～40 dB)。

(2)這級(jí)電路的跨導(dǎo)不恒定，不利于最優(yōu)的頻率補(bǔ)償，且影響諧波總失真(THD)性能。文獻(xiàn)［5］中給出的電路，如圖2所示。解決了第2個(gè)問(wèn)題，但若應(yīng)用于CMOS電路，仍會(huì)有較差的CMRR特性，因電流在窄的共模輸入信號(hào)范圍內(nèi)從一對(duì)切換到另一對(duì)。

圖2 帶恒流偏置的軌到軌共模電壓范圍的輸入級(jí)

這一問(wèn)題在圖3所示的輸入級(jí)中得到了解決。電阻R和M5所拉出來(lái)的電流基本正比于共模輸入電壓，因此將電流IP在兩對(duì)輸入對(duì)中進(jìn)行分配。當(dāng)共模輸入電壓變化時(shí)，一對(duì)的尾電流逐漸增加，另一對(duì)的尾電流逐漸減小。結(jié)果，失調(diào)電壓漸進(jìn)地變化，這樣就提高了CMRR。在一個(gè)5 V設(shè)計(jì)中與原有的解決方案相比，通常CMRR可有20 dB的增加。來(lái)自負(fù)電源的電源抑止比(PSRR－)不會(huì)降低，因此M4－R－M5的通道只影響信號(hào)的共模部分。

無(wú)論兩對(duì)輸入對(duì)是工作在弱或中度反型區(qū)，均可獲得近似恒定的跨導(dǎo)，因電流鏡M3和M4使得尾電流的和保持恒定。M5在較低的輸入共模信號(hào)下，有助于保持尾電流的和是個(gè)常數(shù)。其作用類(lèi)似于電平位移器只有當(dāng)M3飽和時(shí)才會(huì)迫使電流流入M4。

工作在弱反型區(qū)時(shí)n通道和p通道的斜率系數(shù)之間的差異［6］會(huì)影響跨導(dǎo)的和。這種影響可以通過(guò)選擇合理的電流鏡的比例來(lái)抵消。設(shè)計(jì)的運(yùn)算放大器電路的輸入級(jí)采用了圖3所示的結(jié)構(gòu)。

圖3 改善后CMRR的軌到軌共模輸入電壓的輸入級(jí)

1.2 電流求和電路

軌到軌運(yùn)算放大器另一個(gè)重要模塊是電流求和電路［7］。實(shí)現(xiàn)電流求和電路的傳統(tǒng)方法如圖4所示，此方法會(huì)導(dǎo)致零極點(diǎn)位置及低頻增益的劇烈變化，不利于頻率補(bǔ)償。

圖4 傳統(tǒng)求和電路

如圖4所示，M1a和M1b的偏置電流IB除了要為NMOS輸入差分對(duì)提供電流IN外，還需提供偏置電流IF。因輸入級(jí)NMOS差分對(duì)的電流隨著共模電壓VCM的變化而變化，其值可從0變化到2IN以上，其中IN為NMOS差分對(duì)在共模電壓中間時(shí)的值。所以，晶體管M1a和M1b的偏置電流要能為NMOS差分對(duì)提供這樣的電流增量還要為電流求和電路提供最小的靜態(tài)電流。

另一方面，當(dāng)共模輸入電壓為中間值或負(fù)電源電壓時(shí)，M1a和M1b中額外部分的偏置電流將流過(guò)晶體管M2a和M2b，因此改變了這些晶體管的靜態(tài)偏置電流，從而改變了其的跨導(dǎo)和輸出阻抗。這些變化將導(dǎo)致運(yùn)算放大器零極點(diǎn)位置以及低頻增益的變化。為了優(yōu)化運(yùn)算放大器的低頻增益、頻率補(bǔ)償、功耗及諧波失真，穩(wěn)定這些晶體管的靜態(tài)電流很重要。

文中采用了浮柵電壓源［8］來(lái)穩(wěn)定求和電路中的靜態(tài)電流，即在晶體管M2b和M3b的漏極之間插入浮柵電壓源M5b和M6b，具體實(shí)現(xiàn)在圖5運(yùn)算放大器主體電路中給出。

圖5 運(yùn)算放大器主體電路

直流電流流過(guò)M5b和M6b，但沒(méi)有交流電流從中通過(guò)，其屏蔽了交流行為，對(duì)來(lái)自第一級(jí)的電流表現(xiàn)為一個(gè)無(wú)窮大的交流阻抗。

1.3 輸出級(jí)

在運(yùn)算放大器輸出級(jí)的設(shè)計(jì)中，為了提高效率，輸出級(jí)必須要有大的擺幅和盡可能小的靜態(tài)電流。共源極AB類(lèi)輸出級(jí)就具有這樣的特點(diǎn)。

AB類(lèi)輸出級(jí)在沒(méi)有輸出電流時(shí)，輸出晶體管被偏置在一個(gè)相對(duì)較小的靜態(tài)電流下，有效地減小了交越失真［9］，同時(shí)也可保證最大動(dòng)態(tài)輸出電流遠(yuǎn)大于靜態(tài)電流，從而提高輸出級(jí)的效率。AB類(lèi)輸出級(jí)的關(guān)鍵在于保持兩個(gè)輸出晶體管柵極間電壓的恒定。如圖6所示，在此的AB類(lèi)控制采用兩個(gè)浮柵MNC和MPC，相對(duì)于使用電阻，可有效減小芯片面積。AB類(lèi)浮柵控制形成兩個(gè)跨導(dǎo)線性環(huán) MPA、MPB、MPC和 MPO以及MNA、MNB、MNC和MNO，確定了兩輸出管的靜態(tài)電流，固定了兩輸出管MPO和MNO柵源之間的電壓。

AB類(lèi)輸出級(jí)的具體原理如下:Iin1和Iin2為兩個(gè)同相位的交流小信號(hào)電流源，設(shè)Ib1=Ib2=Ib3=Ib4=I;Iin1=0，Iin2=0。MPA、MPB和MPC構(gòu)成了MPO的偏置電路，MNA、MNB和MNC構(gòu)成了MNO的偏置電路，分別決定了MPO和MNO的靜態(tài)偏置電流。設(shè)

因此，MPB和MPC，MPA和MPO同為一個(gè)柵源電壓;同理，MNB和MNC，MNA和MNO也同為一個(gè)柵源電壓，若 Ids，MPO=mI，Ids，MNO=mI;則

各管的寬長(zhǎng)比還應(yīng)滿(mǎn)足如下要求

因A、B間可視為一個(gè)浮動(dòng)電壓源，交流小信號(hào)下可視為短路，即VA=VB。于是有如下兩種情況:

(1)當(dāng)Iin1=Iin2＞0時(shí)(流入節(jié)點(diǎn)A和B)，節(jié)點(diǎn)A和B電壓將升高，最終MPO截止、MNO導(dǎo)通，VA=VB=VDD。

(2)當(dāng)Iin1=Iin2＜0時(shí)，MPO 導(dǎo)通、MNO 截止，VA=VB=0，從而實(shí)現(xiàn)軌到軌的大動(dòng)態(tài)輸出。

采用這種結(jié)構(gòu)，當(dāng)一個(gè)輸出管的電流較大時(shí)，另一個(gè)輸出管的電流能保持一個(gè)最小值Imin。該Imin可防止MOS管進(jìn)入截止?fàn)顟B(tài)。只要MOS管不進(jìn)入截止?fàn)顟B(tài)，就不會(huì)產(chǎn)生開(kāi)關(guān)延遲和交越失真。

傳統(tǒng)的米勒補(bǔ)償要求在輸出管的柵漏兩端分別接入兩個(gè)補(bǔ)償電容。由于電容的前饋通路，米勒補(bǔ)償引入了一個(gè)相平面右側(cè)的零點(diǎn)，該零點(diǎn)減小了相位裕度，限制了單位增益帶寬。

本文通過(guò)共源共柵補(bǔ)償來(lái)消除這個(gè)零點(diǎn)，用較小的補(bǔ)償電容就實(shí)現(xiàn)了頻率補(bǔ)償，獲得了較高的單位增益帶寬［10］。

2 仿真分析

圖7是輸入級(jí)的總跨導(dǎo)gmtot隨共模輸入電壓變化的仿真結(jié)果。橫軸是輸入共模電壓，縱軸是輸入級(jí)的總跨導(dǎo)，單位S。

圖7 輸入g mtot隨共模輸入電壓的變化

在本文的設(shè)計(jì)中，共模輸入電壓從地變化到電源電壓，輸入gm的變化僅為5.5%。

圖8是運(yùn)算放大器在電源電壓為3.3 V，共模輸入電壓為1.65 V，負(fù)載電阻為10 kΩ，負(fù)載電容為10 pF，補(bǔ)償電容為1.8 pF時(shí)的開(kāi)環(huán)頻率特性。仿真結(jié)果表明低頻增益約為107 dB，相位裕度約為61°，單位增益帶寬約為4.5 MHz。

圖8 運(yùn)放開(kāi)環(huán)幅頻和相頻曲線

3 實(shí)驗(yàn)測(cè)試與分析

電路在CSMC0.18μm 1P6M工藝平臺(tái)上進(jìn)行了流片，芯片面積為0.067 km2。芯片照片如圖9所示。

圖9 放大器芯片照片

為測(cè)試電路的瞬態(tài)特性如輸入輸出軌到軌的特性，翻轉(zhuǎn)速率(SR)和穩(wěn)定時(shí)間(ST)，將放大器接成單位增益緩沖器的形式進(jìn)行測(cè)試。

圖10是輸入為0到電源電壓3.3 V的斜波信號(hào)，輸出跟隨輸入變化，也可從0～3.3 V。其中上面的波形是輸入信號(hào)，下面的波形是輸出信號(hào)。縱坐標(biāo)是1 V/格，橫坐標(biāo)是2 ms/格。

圖10 輸入輸出軌到軌的測(cè)試

圖11是SR的測(cè)試結(jié)果，為了測(cè)試上升沿的SR+而將波形進(jìn)行放大，其中陡峭的信號(hào)是輸入信號(hào)，緩慢的信號(hào)是輸出信號(hào)。

圖11 將上升沿放大后的SR測(cè)試結(jié)果

圖12是ST的測(cè)試結(jié)果，為測(cè)試上升沿的ST+而將波形進(jìn)行了放大，其中陡峭的信號(hào)是輸入信號(hào)，緩慢的信號(hào)是輸出信號(hào)。

圖12 將上升沿放大后的ST測(cè)試結(jié)果

表1是該運(yùn)算放大器典型性能的總結(jié)。其中SR+是上升沿的SR，SR－是下降沿的SR;ST+是上升沿的ST，ST－是下降沿的ST。

表1 運(yùn)算放大器性能總結(jié)

4 結(jié)束語(yǔ)

探討了一種輸入輸出軌到軌運(yùn)算放大器的設(shè)計(jì)。該運(yùn)算放大器的輸入級(jí)總跨導(dǎo)在整個(gè)共模范圍內(nèi)變化僅為5.5%。運(yùn)算放大器采用AB類(lèi)推挽輸出結(jié)構(gòu)，并且將其與求和電路有機(jī)結(jié)合。整個(gè)運(yùn)算放大器采用共柵米勒補(bǔ)償，從而得到較大的帶寬。芯片在華潤(rùn)上華0.18μm工藝平臺(tái)上進(jìn)行了流片。對(duì)芯片的性能進(jìn)行了測(cè)試，測(cè)試結(jié)果和設(shè)計(jì)目標(biāo)一致。此種運(yùn)算放大器不僅可廣泛應(yīng)用于模擬集成電路和數(shù)模混合電路中，也可用于其他VLSI的設(shè)計(jì)中。

［1］Willy M CSansen.模擬集成電路設(shè)計(jì)精髓［M］.陳瑩梅，譯.北京:清華大學(xué)出版社，2008.

［2］Matthijs O Pardoen，Marc G R Degrauwe.A Rail－ to － rail input/output cmos poyer amplifier［C］.IEEE Custom Integrated Circuits Conference，1989.

［3］Fischer J A，Koch R.A highly linear CMOS buffer amplifier［J］.IEEE Solid － State Circuits，1987，22(3):330 －334.

［4］Steyaert M，Sansen W.A high－dynamic－range CMOS op amp with low －distortion output structure［J］.IEEE Solid －State Circuits，1987，22(6):1204 －1207.

［5］Huijsing J H，Linebarger D.Low －voltage operational amplifier with rail－ to － rail input and output range［J］.IEEE Solid － State Circuits，1985，20(6):1144 －1150.

［6］Vittoz E，F(xiàn)ellrath J.CMOS analog integrated circuits based on weak inversion operation［J］.IEEE Solid － State Circuits，1977，12(3):224 －231.

［7］許立峰，李冰.一種低壓、恒跨導(dǎo)、軌對(duì)軌CMOS運(yùn)算放大器設(shè)計(jì)［J］.電腦知識(shí)與技術(shù)，2010(28):8140－8143.

［8］Hogervorst R，Tero J P，Eschauzier R G H.A compact 3 － V CMOSrail－to－rail input/output operational amplifier for VLSI cell library［J］.IEEE Solid － State Circuits，1994(29):1505－1512.

［9］Seevinck E，Jager Wde，Buitendijk P.A low distortion output stage with improved stability for monolithic power amplifiers［J］.IEEE Solid － State Circuits，1988(23):794 －801.

［10］Hurst P J，Lewis SH，Keane J P，et al.Miller compensation using current buffers in fully differential CMOS two－stage operational amplifiers［J］.IEEE Transactions on Circuits System I，2004(51):275－280.