徐偉升

(西安電子科技大學(xué)電子工程學(xué)院，陜西西安 710071)

隨著電子技術(shù)的不斷發(fā)展，數(shù)字下變頻技術(shù)逐漸替代模擬下變頻，并且隨著算法不斷優(yōu)化和更新。數(shù)字下變頻是雷達(dá)信號接收機(jī)處理信號的重要部分，其能將高達(dá)幾百M(fèi)Hz，最高頻率甚至可達(dá)到幾GHz的雷達(dá)信號轉(zhuǎn)變?yōu)榛鶐У牡皖l信號，如此便使得各種數(shù)字信號處理模塊可在基帶信號下對信號進(jìn)行處理［1］，解決了數(shù)字信號處理模塊處理頻率上的瓶頸問題。文中采用可編程器件 FPGA對該算法流程進(jìn)行實(shí)現(xiàn)，能滿足在高采樣率下的信號時(shí)實(shí)處理要求［2］。

1 數(shù)字下變頻的原理

數(shù)字下變頻需要將輸入的射頻或高頻信號經(jīng)過A/D采樣轉(zhuǎn)換成數(shù)字信號進(jìn)行處理，由于輸入信號的中心頻率較高，若依據(jù)奈奎斯特定理進(jìn)行采樣需較高的采樣頻率，難以實(shí)現(xiàn)［3］，且后續(xù)處理模塊也難以滿足較高的數(shù)據(jù)率。因此，本文采取帶通采樣定理:一個(gè)帶限信號，其頻率在(fL，fH)內(nèi)變化，若采樣頻率fS滿足

式中，m取值為0到滿足fS≥2(fL－fH)的最大正整數(shù)，則用fS對上述信號進(jìn)行等間隔采樣，得到的采樣值能準(zhǔn)確地恢復(fù)出原信號。

設(shè)輸入的模擬射頻或高頻信號可表示為

式中，f0為信號的中心頻率，若經(jīng)過帶通采樣，采樣頻率為fS，m為滿足fS≥2(fL－fH)的最大正整數(shù)。則采樣后的信號為

式中，xI(n)=a(n)cosφ(n)、xQ(n)=a(n)sinφ(n)為經(jīng)過處理得到的基帶信號。而如何處理得到想要的基帶信號則是數(shù)字下變頻的核心，數(shù)字混頻［4］。

數(shù)字混頻有很多種方法，其中最常用的是低通濾波法正交混頻，讓采樣后的信號與兩個(gè)正交本振序列cos(ω0n)和sin(ω0n)相乘，再通過低通濾波器濾掉高頻部分得到基帶信號，其中ω=2π。其原理示意

0圖如圖1所示。

圖1 低通濾波下變頻原理圖

其中x(n)乘以cos(ω0n)得

式中，cos［2ω0n+φ(n)］是混頻后的高頻分量，可通過低通濾波器將其濾除得到基帶信號a(n)cos［φ(n)］。同理，x(n)乘以 sin［φ(n)］后，得

通過低通濾波器濾除混高頻分量sin［2ω0n+φ(n)］，得到基帶信號a(n)sin［φ(n)］。

這種基于低通濾波器的數(shù)字下變頻主要基于模擬下變頻的原理實(shí)現(xiàn)，對雙路信號同時(shí)做變換，所用的濾波器系數(shù)相同［4］。這樣兩路信號通過低通濾波器時(shí)由于非理想濾波所引起的失真是一致的，對I、Q雙路信號的幅度一致性和相位正交性并無影響，從而具有較好的負(fù)頻譜對消功能，可達(dá)到較高的精度，且處理信號的帶寬較寬［5］。

但處理后的數(shù)據(jù)率并未降低，當(dāng)信號帶寬遠(yuǎn)小于載波頻率時(shí)，濾波器階數(shù)較高，且需要加窗函數(shù)，在FPGA中實(shí)現(xiàn)復(fù)雜。在信號帶寬遠(yuǎn)小于載波頻率的情況下，為避免低通濾波在FPGA中的復(fù)雜算法，采用另外一種數(shù)字下變頻算法，此時(shí)x(n)序列為

可得序列

則序列

即x(2n)(－1)n和x(2n+1)(－1)n兩個(gè)序列分別是同相分量xI(n)和正交分量xQ(n)的2倍抽取序列。而傳統(tǒng)模擬方法中與兩個(gè)正交的本振相乘就變成進(jìn)行簡單數(shù)學(xué)運(yùn)算后的結(jié)果。因此，在具有較高精度的情況下，其正交性完全可以得到保證。上述采樣結(jié)果是交替得到I路的偶數(shù)信號分量和Q路的奇數(shù)信號分量。由于采用奇偶抽取，I、Q兩路信號分量在時(shí)域上相當(dāng)于差半個(gè)采樣點(diǎn)［5］。且由抽取原理可知，若xI(n)和xQ(n)的數(shù)字譜寬度 ＜π/2，則其兩倍抽取序列xI(2n)和xQ(2n)可無失真表示原序列。則兩個(gè)序列的頻率響應(yīng)為

由此可得到兩種實(shí)現(xiàn)方法

基于多相濾波的數(shù)字正交下變頻實(shí)現(xiàn)過程，如圖2所示。

圖2 多相濾波混頻的數(shù)字下變頻原理圖

2 數(shù)字下變頻的Matlab仿真和實(shí)現(xiàn)

利用Matlab對上述采用的基于多相濾波正交混頻的數(shù)字下變頻的算法進(jìn)行仿真驗(yàn)證，為后續(xù)在FPGA的研究和實(shí)現(xiàn)提供了理論支持。由于對此種下變頻算法的研究是為了對車載巡航雷達(dá)信號進(jìn)行處理，因此設(shè)模擬信號中心頻率f0為31.2 MHz，帶寬B為50 kHz的線性調(diào)頻信號。則依據(jù)帶通采樣定理，m取值為0到滿足fS≥2(fL－fH)的整數(shù)。其中，m越大，采樣率越小，數(shù)據(jù)率也就越小，其對后續(xù)數(shù)據(jù)的處理越簡單。因此，假設(shè)采樣率fS為9.6 MHz，仿真時(shí)序波形和頻域譜線如圖3(a)所示［6］。其中，模擬信號經(jīng)采樣，其頻域譜線發(fā)生頻移，中心頻率移至fS/4處，如圖3(b)所示。譜線移至±2.4 MHz處［7］。再經(jīng)奇偶抽取和正負(fù)變換產(chǎn)生正交兩路信號，此時(shí)頻譜移至零頻處，時(shí)域波形與頻譜如圖4所示。

圖3 時(shí)序波形和頻域譜線

圖4 IQ兩路信號分量時(shí)域波形和頻域譜線

正交兩路信號再經(jīng)過延時(shí)濾波和消除時(shí)間差后，得到了完整的正交基帶信號。而延時(shí)濾波器的設(shè)計(jì)是算法的核心。根據(jù)基于多相濾波的數(shù)字正交下變頻中的濾波器頻率響應(yīng)要求，選擇

作為濾波器的頻率響應(yīng)?？蓮拇祟l率響應(yīng)看出I，Q兩路濾波器是全通濾波器，而相位響應(yīng)分別是θ(ω)=和θ(ω)=。利用頻率采樣法來實(shí)現(xiàn)此濾波器，文中用N=8點(diǎn)對HI(ejω)進(jìn)行采樣，采樣規(guī)則是對ω在ω=0～2π之間等間隔采樣N點(diǎn)。對采樣后的HI(ejω)進(jìn)行IDFT即可得到所需的h(n)。

圖5和圖6是設(shè)計(jì)完成后的濾波器幅度特性和相位特性，圖 5(a)是 HQ(ejω)=的幅相頻域響應(yīng)曲線圖，幅度在頻域上接近全通，相位響應(yīng)滿足線性要求，所以濾波器符合設(shè)計(jì)要求。圖5(b)是HQ(ejω)=ejω4的幅度時(shí)域響應(yīng)曲線圖，因設(shè)計(jì)的濾波器在頻域是全通的，所以其幅度在時(shí)域方面為沖激函數(shù)的形式。而的幅度響應(yīng)也是一個(gè)沖激函數(shù)，只在時(shí)域和 HQ(ejω)=的沖激函數(shù)上有一個(gè)偏差［6］。

圖5 Q路濾波器幅相特性

圖6 I路濾波器幅相特性

以下是經(jīng)過延時(shí)濾波處理后的正交IQ兩路信號，時(shí)域波形如圖7所示，圖6(b)是正交特性效果，正交圓表明IQ基帶信號具有較好的正交特性。由此說明，基于多相濾波的混頻數(shù)字下變頻算法在Matlab中成功實(shí)現(xiàn)。

圖7 延時(shí)濾波后IQ基帶信號時(shí)域波形和正交效果

3 數(shù)字下變頻在FPGA中的研究和實(shí)現(xiàn)

根據(jù)多相濾波正交混頻的數(shù)字下變頻算法在Matlab中仿真實(shí)現(xiàn)，整個(gè)數(shù)字下變頻算法在FPGA中實(shí)現(xiàn)需3個(gè)過程:奇偶抽取、正負(fù)變換和延時(shí)濾波［9］。

3.1 奇偶抽取和正負(fù)變換模塊

為實(shí)現(xiàn)奇偶抽取，先對采樣后的信號進(jìn)行奇數(shù)倍抽取，降低采樣率和數(shù)據(jù)率，減輕數(shù)字下變頻模塊的壓力。然后將信號延時(shí)一個(gè)采樣周期，再對延時(shí)后的信號和無延時(shí)信號同時(shí)進(jìn)行二倍抽取，得到IQ兩路信號。奇偶抽取后，對IQ兩路信號進(jìn)行正負(fù)變換，消除IQ兩路信號分量的正負(fù)因子。

3.2 濾波器的結(jié)構(gòu)分析

經(jīng)正負(fù)變換后，進(jìn)入延時(shí)濾波，即在FPGA中實(shí)現(xiàn)延時(shí)濾波器，文中采用FIR結(jié)構(gòu)來實(shí)現(xiàn)。L階或長度為L的FIR輸出對應(yīng)于輸入時(shí)間序列x［n］的關(guān)系由一種有限卷積數(shù)量形式給出，具體形式如下

其中，從f［0］≠0一直到 f［L－1］≠0均是濾波器的 L階系數(shù)，同時(shí)也對應(yīng)于FIR的脈沖響應(yīng)。

圖8 數(shù)字下變頻在FPGA中的結(jié)構(gòu)

圖9 直接式FIR濾波器結(jié)構(gòu)

可將這一直接形式的FIR濾波器進(jìn)行改變，轉(zhuǎn)變?yōu)閳D10的形式。這種新形式的FIR濾波器稱為轉(zhuǎn)置式FIR濾波器。

圖10 轉(zhuǎn)置式FIR濾波器結(jié)構(gòu)

這種新形式的FIR濾波器優(yōu)點(diǎn)在于無需x［n］提供額外的移位寄存器，且不必為達(dá)到高通過量而給乘積的加法器添加額外的流水線級。

3.3 延時(shí)濾波器在FPGA中實(shí)現(xiàn)

因此，在FPGA程序中設(shè)計(jì)轉(zhuǎn)置式的延時(shí)FIR濾波器。首先，在Matlab中產(chǎn)生延時(shí)濾波器的系數(shù)，根據(jù)上述對延時(shí)濾波器的研究，文中設(shè)計(jì)41階的紋波濾波器，讓Matlab產(chǎn)生所需的延時(shí)濾波器系數(shù)，再將其轉(zhuǎn)換成可寄存在FPGA程序中的數(shù)據(jù)格式。FPGA采用Altera公司的Cyclone II系列，可將轉(zhuǎn)化后的延時(shí)濾波系數(shù)存儲在FPGA的ROM IP核內(nèi)，這樣既節(jié)省了程序開發(fā)時(shí)間，又能簡化程序。引用ROM IP核的程序，可通過地址信號讀取存儲在ROM中的濾波系數(shù)［4］。然后再讓信號和延時(shí)濾波系數(shù)相乘，再依次累加，得到延時(shí)濾波后的IQ正交信號分量。同時(shí)，可抽取降低采樣率和數(shù)據(jù)率，到此整個(gè)基于多相濾波混頻的數(shù)字下變頻在FPGA中得以實(shí)現(xiàn)，隨后，需驗(yàn)證其正確性。

3.4 數(shù)字下變頻在FPGA中的仿真和實(shí)現(xiàn)

在FPGA實(shí)際運(yùn)行中，車載雷達(dá)信號的載頻是31.2 MHz，帶寬＜50 kHz，由于A/D芯片的采樣頻率最低為5 MHz。為滿足帶通采樣定理，文中采用9.6 MHz的頻率對信號進(jìn)行帶通采樣。由于采樣后的數(shù)據(jù)率較高，故需要對信號進(jìn)行奇數(shù)倍抽取，抽取后再進(jìn)行數(shù)字下變頻。圖11是抽取后的數(shù)字下變頻仿真結(jié)果［4］。

圖11 數(shù)字下變頻在FPGA中的仿真波形

其中，第1條波形是下變頻前的信號序列，第2條和第3條波形分別為下變頻后正交兩路基帶信號分量，其與Matlab的理論仿真結(jié)果一致。故表明了基于多相濾波混頻的高性能數(shù)字下變頻算法在FPGA中仿真成功。

通過車載雷達(dá)的前段天線獲取雷達(dá)信號，然后從接收機(jī)接收處理后的數(shù)據(jù)，再經(jīng)分析處理后的雷達(dá)基帶信號滿足接收機(jī)的設(shè)計(jì)指標(biāo)。從而表明，在車載雷達(dá)信號接收機(jī)中應(yīng)用的基于多相濾波混頻的數(shù)字下變頻算法成功實(shí)現(xiàn)［9］。

4 結(jié)束語

基于下變頻的基本原理，通過Matlab對數(shù)字下變頻進(jìn)行了理論研究與分析，提出了一種高性能基于多相濾波混頻的數(shù)字下變頻算法，并在FPGA中進(jìn)行了研究和實(shí)現(xiàn)。本文的數(shù)字下變頻算法的研究就是基于車載雷達(dá)信號接收機(jī)的研發(fā)，車載雷達(dá)信號的中心頻率遠(yuǎn)大于信號帶寬，為了能無失真地得到有效基帶信號，必須對雷達(dá)信號進(jìn)行下變頻處理。因此，一般的低通濾波混頻的數(shù)字下變頻算法和較復(fù)雜的下變頻算法均不適用于車載雷達(dá)信號接收機(jī)的信號處理。為此，提出了基于多相濾波混頻的數(shù)字下變頻算法，該算法不僅能實(shí)現(xiàn)無失真的信號處理，還可簡化雷達(dá)信號接收機(jī)的信號處理系統(tǒng)。

［1］徐文明，劉渝.FPGA在數(shù)字信道化接收機(jī)中的應(yīng)用［J］.雷達(dá)與對抗，2005(1):50－54.

［2］呂幼新，鄭立崗，王麗華.基于多相濾波的寬帶數(shù)字化接收機(jī)技術(shù)［J］.電子科技大學(xué)學(xué)報(bào)，2003，32(2):133－136.

［3］Ray Andraka Andraka Consulting Group，Inc.A survey of cordic algorithms for FPGA based computers［C］.ACM New York，NY:Proceeding FPGA'98 Proceedings of the 1998 ACM/SIGDA Sixth International Symposium on Field Programmable Gate Arrays，1998:191 － 200.

［4］崔航，馮小平.基于FPGA的軟件無線電數(shù)字信道化接收機(jī)設(shè)計(jì)［J］.電子元器件應(yīng)用，2008(10):42－43.

［5］戴紹港，張福洪.軟件無線電信道化接收機(jī)的FPGA實(shí)現(xiàn)方案［J］.杭州電子工業(yè)學(xué)院學(xué)報(bào)，2004，24(4):47 －51.

［6］孫建偉.超小型雷達(dá)偵察接收機(jī)及關(guān)鍵技術(shù)研究［D］.西安:西安電子科技大學(xué)，2009.

［7］丁海鋒;張志強(qiáng);趙前晟.基于FPGA的數(shù)據(jù)采集板設(shè)計(jì)與實(shí)現(xiàn)［J］.電子科技，2010，23(3):30 －33.

［8］龐少龍，馬志剛，吳子賢.一種新型高速寬帶數(shù)字下變頻器的 FPGA 實(shí)現(xiàn)［J］.電子科技，2013，26(9):106－109，112.

［9］常虹，趙國慶，牛新亮.高效的寬帶數(shù)字信道化接收機(jī)設(shè)計(jì)［J］.西安電子科技大學(xué)學(xué)報(bào)，2010，37(3):464－468.