徐 偉，黃樂天，丁召明，李 強(qiáng)

（1.上海華虹宏力半導(dǎo)體制造有限公司，上海201203；2.電子科技大學(xué) 微電子與固體電子學(xué)院，四川 成都610054）

CMOS全集成低壓低功耗鎖相環(huán)設(shè)計(jì)概述

徐 偉1，黃樂天2，丁召明2，李 強(qiáng)2

（1.上海華虹宏力半導(dǎo)體制造有限公司，上海201203；2.電子科技大學(xué) 微電子與固體電子學(xué)院，四川 成都610054）

鎖相環(huán)是現(xiàn)代電路系統(tǒng)尤其是通信系統(tǒng)中非常重要的一個(gè)部分，通常鎖相環(huán)的性能指標(biāo)很大程度上影響著整個(gè)系統(tǒng)的整體性能。隨著人們對(duì)低壓低功耗的需求日益增長(zhǎng)，低壓低功耗鎖相環(huán)的研究也成為了非常熱門的方向?？偨Y(jié)了近年來(lái)在低壓低功耗鎖相環(huán)研究方向具有代表性的技術(shù)和解決方案。低壓下電荷泵電路電流的匹配、低壓低功耗的壓控振蕩器的實(shí)現(xiàn)以及低壓下較快速度的分頻器設(shè)計(jì)都成為低壓低功耗鎖相環(huán)設(shè)計(jì)必須要面對(duì)的難題。

低壓；低功耗；鎖相環(huán)

0 引言

由于近年來(lái)生物電子、物聯(lián)網(wǎng)的發(fā)展，可穿戴設(shè)備以及超小型物聯(lián)網(wǎng)終端等對(duì)于中短距離通信提出了越來(lái)越高的要求。因?yàn)檫@些設(shè)備都不具有有線的電源，一般采用電池、無(wú)線充電、自然能量收集等方式給系統(tǒng)提供能量。所以低壓低功耗成為這些設(shè)備需要克服的首要問題。而鎖相環(huán)的功耗在整個(gè)系統(tǒng)能量損耗里面占有非常大的比例，減小鎖相環(huán)的功耗已經(jīng)成為一個(gè)迫在眉睫的瓶頸。為了減少鎖相環(huán)的功耗，也為了適應(yīng)數(shù)字電路供電電壓降低的發(fā)展趨勢(shì)，低壓鎖相環(huán)成為了研究人員共同的興趣。

鎖相環(huán)主要由鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器以及分頻器幾大部分組成，低壓低功耗的設(shè)計(jì)要求對(duì)電荷泵、壓控振蕩器以及分頻器的設(shè)計(jì)提出了新的要求和挑戰(zhàn)。本文主要?dú)w納了近年來(lái)國(guó)際上針對(duì)于低壓低功耗鎖相環(huán)的實(shí)現(xiàn)提出的新的技術(shù)和電路。

1 低壓電荷泵

電荷泵電路的發(fā)明對(duì)鎖相環(huán)的發(fā)展起到了至關(guān)重要的作用，在電荷泵正常的工作電壓范圍內(nèi)，可以將電荷泵的增益看作是無(wú)限大。正常電壓工作的電荷泵為了保證電流源和電流沉能夠?qū)罄m(xù)電路進(jìn)行等電流的充放電，需要使用共源共柵的電流鏡，才能保證流入和流出的電流不會(huì)有較大的失配。如果使用共源共柵結(jié)構(gòu)，加上開關(guān)的兩個(gè)MOS管，整個(gè)電荷泵從電源到地則需要串聯(lián)6個(gè)MOS管，所以在低壓條件下是不被允許的。

用于低壓下的電荷泵電路一般都放棄共源共柵電流鏡結(jié)構(gòu)帶來(lái)的匹配上的優(yōu)勢(shì)，這樣就可以在電源到地的通路上減少兩個(gè)MOS管對(duì)電壓的損耗。

1.1 運(yùn)放反饋補(bǔ)償電荷泵

由于低電源電壓限制了共源共柵電路的使用，必須要有其他的技術(shù)來(lái)保證電荷泵電路中對(duì)環(huán)路濾波電路的充放電匹配。文獻(xiàn)[1，2]則提出了用運(yùn)算放大器對(duì)電荷泵的偏置電路進(jìn)行補(bǔ)償?shù)募夹g(shù)。圖1（a）[1]中相對(duì)于普通電荷泵引入了一個(gè)運(yùn)算放大電路，對(duì)電荷泵因?yàn)檩敵鲭妷翰煌瑢?dǎo)致ICH和 IDIS電流的不匹配進(jìn)行補(bǔ)償。從圖中可以看出，反饋運(yùn)放通過(guò)控制VBP來(lái)達(dá)到使電荷泵輸出相匹配的效果。雖然通過(guò)圖1（b）中可以看出，電荷泵的ICH和 IDIS的電流得到了匹配，但是 ICH和 IDIS的電流會(huì)隨著電荷泵的輸出電壓的不同而變化。

圖1 單端補(bǔ)償?shù)碾姾杀秒娐?/p>

為了解決 ICH和 IDIS電流隨輸出電壓變化的問題，文獻(xiàn)[3-5]中新提出電荷泵的二級(jí)補(bǔ)償電路。圖2[5]中二級(jí)補(bǔ)償電路的引入不僅僅減少了ICH和IDIS的電流的不匹配情況，還保證了ICH和IDIS的電流不會(huì)隨著電荷泵的輸出的不同而變化。圖中電荷泵電路有兩級(jí)復(fù)制反饋電路，第一級(jí)補(bǔ)償電路控制 VBP2，使得充電電流 ICH2與放電電流 IDIS1相同；第二級(jí)補(bǔ)償電路控制 VBN2，使得放電電流IDIS2與充電電流ICH1相同，所以最終所有的充放電電流都相同。

圖2 二級(jí)補(bǔ)償?shù)碾姾杀秒娐?/p>

1.2 運(yùn)放隔離電荷泵

為了避免電荷泵因?yàn)檩敵鲭妷翰煌瑢?dǎo)致對(duì)后續(xù)電路的充放電電流的不匹配，一種直觀的解決方案就是保證電荷泵輸出電壓不變。文獻(xiàn)[6]中提出使用有源濾波電路，將壓控振蕩器控制電壓 Vctrl和電荷泵輸出隔離。電路原理如圖3所示。

圖3 運(yùn)放隔離的電荷泵電路

圖3中電荷泵電路的第二部分（Path#2）是第一部分（Path#1）的復(fù)制，它們擁有相同的 NMOS偏置和 PMOS偏置，因?yàn)樵诘诙糠蛛娐分械拈_關(guān)（MP2，MN2）都一直處于導(dǎo)通狀態(tài)，并且 VREF電壓使得通過(guò) MP2和 MN2的電流與通過(guò) MP1和 MN1的電流相同。由于運(yùn)放的原因，VCP和 VREF保持相同，所以使得第一部分的 UP和DN的電流在不同的工藝、電壓和溫度下保持匹配。不過(guò)值得注意的是在設(shè)計(jì)電荷泵時(shí)，需要保證第一部分的MOS管尺寸與第二部分完全一致，并且畫版圖的時(shí)候需要格外小心。這樣才可以減小因?yàn)榈谝徊糠峙c第二部分不匹配所產(chǎn)生的鎖相環(huán)輸出參考噪聲。

1.3 開關(guān)配對(duì)技術(shù)

由于沒有了共源共柵結(jié)構(gòu)的電流偏置，并且因?yàn)殡娫措妷狠^小，給開關(guān)的導(dǎo)通過(guò)驅(qū)動(dòng)電壓也很小，致使開關(guān)要做得較大才能保證開關(guān)有較小的導(dǎo)通電阻。所以，開關(guān)信號(hào)的饋通就成了一個(gè)比較嚴(yán)重的問題。為了消除信號(hào)饋通對(duì)電路造成的影響，文獻(xiàn)[7]引入了開關(guān)配對(duì)技術(shù)。開關(guān)配對(duì)技術(shù)能夠產(chǎn)生一個(gè)與時(shí)鐘信號(hào)對(duì)偏置電路產(chǎn)生的時(shí)鐘饋通相反的信號(hào)，能從一定程度上抵消時(shí)鐘饋通對(duì)偏置電路的穩(wěn)定性的影響。開關(guān)配對(duì)技術(shù)的電荷泵電路如圖4所示。

圖4 開關(guān)配對(duì)技術(shù)的電荷泵電路

2 低功耗壓控振蕩器

壓控振蕩器作為鎖相環(huán)的核心模塊之一，其工作頻率范圍決定整個(gè)鎖相環(huán)能夠輸出的頻率區(qū)間，它的頻率增益影響整個(gè)鎖相環(huán)的帶寬和相位裕度。而壓控振蕩器主要分為兩個(gè)大類，一類為電感電容壓控振蕩器，另一類為環(huán)路壓控振蕩器。電感電容壓控振蕩器具有噪聲性能好、頻率增益小的特點(diǎn)，而環(huán)路壓控振蕩器則占用面積小、工作頻率范圍寬。兩類壓控振蕩器各有所長(zhǎng)，在不同的應(yīng)用場(chǎng)合下，研究人員會(huì)選擇不同類型的壓控振蕩器。由于需要實(shí)現(xiàn)低壓低功耗的壓控振蕩器，普通結(jié)構(gòu)已經(jīng)不能滿足人們的需求，各類新型結(jié)

構(gòu)的壓控振蕩器也逐一被研發(fā)出來(lái)。

2.1 基于體驅(qū)動(dòng)的環(huán)路振蕩器

體驅(qū)動(dòng)技術(shù)是解決低壓下閾值電壓限制最有效的技術(shù)之一，并且體驅(qū)動(dòng)最典型和常見的應(yīng)用是低壓下運(yùn)算放大器的設(shè)計(jì)。體驅(qū)動(dòng)最大的好處是它允許輸入的電壓可以為零值、負(fù)值甚至少量的正值。所以體驅(qū)動(dòng)技術(shù)可以使電路的輸入電壓范圍達(dá)到普通電路所無(wú)法滿足的寬度，并且在超低電壓（<300 mV）下應(yīng)用體驅(qū)動(dòng)技術(shù)的電路的輸入范圍可以達(dá)到軌到軌。

圖5[6]中所示的壓控振蕩器電壓則是應(yīng)用了體驅(qū)動(dòng)技術(shù)，壓控振蕩器的控制電壓由圖中PMOS管MP1與MP2的體端輸入，從而控制各個(gè)延遲單元的時(shí)延，達(dá)到控制壓控振蕩器頻率的作用。不過(guò)由于基于體驅(qū)動(dòng)的環(huán)路振蕩器頻率增益不高，為了避免由于工藝、電壓和溫度變化使壓控振蕩器無(wú)法在需要的頻率范圍工作，一般需要用到控制振蕩器偏置電流的方式粗略地調(diào)整壓控振蕩器頻率范圍（圖5中 VAFC）。

圖5 基于體驅(qū)動(dòng)技術(shù)的環(huán)路振蕩器

2.2 基于可變電容的環(huán)路振蕩器

絕大多數(shù)環(huán)路振蕩器都用了控制偏置電流的方式來(lái)改變壓控振蕩器的頻率，但是對(duì)于低壓下的環(huán)路振蕩器而言，閾值電壓的限制使振蕩器的輸入范圍變得非常窄。解決這種問題的方法一為用2.1中介紹的體驅(qū)動(dòng)技術(shù)，另一種是用可變電容負(fù)載控制每一級(jí)壓控延遲單元的時(shí)延[7]。圖6中的壓控振蕩器不僅僅是像傳統(tǒng)壓控振蕩器一樣用了偏置電流去控制壓控振蕩器的頻率，而且還在每級(jí)延遲單元用了可變電容負(fù)載。圖6（a）中的NMOS電流偏置陣列給整個(gè)壓控振蕩器提供電流，并且由5位的控制字來(lái)補(bǔ)償由于工藝、電壓和溫度差異引起的變化（粗調(diào)）。而每一級(jí)延遲單元的可變電容則是對(duì)壓控振蕩器的輸出電壓進(jìn)行較為精細(xì)的調(diào)整。

圖6 基于可變電容的環(huán)路振蕩器

2.3 變壓器反饋電感電容壓控振蕩器

傳統(tǒng)電感電容壓控振蕩器的交叉NMOS管直接連在了地上，所以壓控振蕩器的輸出電壓范圍極限為正負(fù)電源電壓。并且電壓很低的情況下，VCO振蕩的過(guò)程中MOS管有較長(zhǎng)一段時(shí)間處于截止?fàn)顟B(tài)，且導(dǎo)通狀態(tài)下也沒有較高的過(guò)驅(qū)動(dòng)電壓。

使電感電容壓控振蕩器能夠在低壓下使用，一種命名為變壓器反饋的結(jié)構(gòu)被研發(fā)了出來(lái)[8]。在變壓器反饋的壓控振蕩器中（如圖7），交叉 NMOS對(duì)的源端接在了變壓器上。由于變壓器的原因，VS可以變化到比地還要低的電壓，以至于使壓控振蕩器的輸出電壓范圍大大增加。所以，對(duì)于同樣的輸出電壓范圍，這種類型的壓控振蕩器可以工作在更低的電壓條件下。

圖7 變壓器反饋LC壓控振蕩器

3 低壓下高速分頻電路設(shè)計(jì)

一般為了滿足D觸發(fā)器的速度需求，單相位時(shí)鐘技術(shù)得到了較為廣泛的應(yīng)用，如圖8，這種電路的優(yōu)點(diǎn)為：不需要輸入差分信號(hào)，只需單一相位的時(shí)鐘信號(hào)即可；并且此電路相較于普通的D觸發(fā)器而言，所使用MOS管數(shù)量有明顯減少，且每個(gè)信號(hào)的負(fù)載減小，使得整個(gè)電路的速度得到較大提高。但是，這個(gè)電路由于是基于電荷存儲(chǔ)的，在MOS管關(guān)斷時(shí)會(huì)有一定的漏電流，所以電路需要有一定的刷新周期才能保證正常工作。即是，電路不能工作在很低的頻率下，需要工作在至少10 MHz以上頻率的電路。擴(kuò)展單相位時(shí)鐘技術(shù)的二分頻器如圖9所示。

圖8 單相位時(shí)鐘D觸發(fā)器

從圖8的相位時(shí)鐘D觸發(fā)器可以看出，從電源到地串聯(lián)著3個(gè)MOS管，為了進(jìn)一步提高整個(gè)電路的工作速度，擴(kuò)展單相位時(shí)鐘技術(shù)被提出[9]。從圖9的擴(kuò)展相位時(shí)鐘技術(shù)的二分頻電路中可以看到，從電源到地的通路上只串聯(lián)了兩個(gè)MOS管，這樣大大提高了電路的充放電能力，使整個(gè)電路的速度得到提高。

4 結(jié)論

本文總結(jié)了近年來(lái)的實(shí)現(xiàn)低壓低功耗鎖相環(huán)的一些關(guān)鍵技術(shù)，這些技術(shù)解決了目前實(shí)現(xiàn)低壓低功耗所面臨的電荷泵電流失配、壓控振蕩器控制電壓輸入范圍窄、壓控振蕩器輸出電壓范圍小以及分頻電路工作速度低等一系列的問題。

[1]LEE J S，JIN W K，CHOI D M，et al.A wide range PLL for 64x speed CD-ROMs and 10x speed DVD-ROMs[J]. IEEE Trans.Consumer Electronics，2000，46（3）：487-493.

[2]LEE J S，KEEL M S，LIM S I，et al.Charge pump with perfect current matching characteristics in phase-locked loops[J].Electronic Letters，2000，36（23）：1907-1908.

[3]BOU-SLEIMAN S，ISMAIL M.Dynamic self-regulated charge pump with improved immunity to PVT Variations[J]. IEEE Trans.Very Large Scale Integr.（VLSI）Syst.，2014，22（8）：1716-1726.

[4]HA K S，KIM L S.Charge-Pump reducing current mismatch in DLLs and PLLs[C].in Proc.EEE Int.Symp.on Circuits and Systems，2006.

[5]HWANG M S，KIM J，JEONG D.-K.Reduction of pump current mismatch in charge-pump[J].Electronic Letters，2009，45（3）：135-136.

[6]MOON J W，CHOI K C，CHOI W Y.A 0.4-V 90-350-MHz PLL with an active loop-filter charge pump[J].IEEE Trans. Circuits Syst.I，Reg.Papers，2014，61（5）：319-323.

[7]CHEN W H，LOKE W F，JUNG B.A 0.5-V，440-μW frequency synthesizer for implantable medical devices[J]. IEEE J.Solid-State Circuits，2012，47（8）：1896-1907.

[8]KWOK K C，LUONG H C.Ultra-Low-Voltage High-Performance CMOS VCOs using transformer feedback[J].IEEE J.Solid-State Circuits，2005，40（3）：652-660.

[9]SOARES J N，VAN NOIJE W A M.A 1.6-GHz dual modulus prescaler using the extended true-single-phaseclock CMOS circuit technique（E-TSPC）[J].IEEE J.Solid-State Circuits，1999，34（1）：97-122.

Design techniques for low-voltage low-power phase-locked loops

Xu Wei1，Huang Letian2，Ding Zhaoming2，Li Qiang2
（1.Shanghai Huahong Grace Semiconductor Manufacturing Co.Ltd.，Shanghai 201203，China；2.School of Microelectronics and Solid-State Electronics，University of Electronic Science and Technology of China，Chengdu 610054，China）

Phase-Locked Loop（PLL）is one of the most important modules in communication systems.The characteristic of the PLL affects the performance of the whole system.With the increasing requirement of low-voltage and low-power，research on lowvoltage and low-power PLL becomes famous.This work sums some of the recent outstanding methods and techniques in low-voltage and low-power PLL.Some difficult issues must be solved when someone wants to design a low-voltage and low-power PLL，such as the mismatch current of charge pump，voltage-controlled oscillator and fast-speed divider，which are much more difficult under the strict of low voltage and low power.

low-voltage；low-power；PLL

TN432

A

0258-7998（2015）05-0021-04

10.16157/j.issn.0258-7998.2015.05.001

2015-03-06）

徐偉（1957-），男，高級(jí)工程師，主要研究方向：集成電路設(shè)計(jì)、超大規(guī)模集成電路制造與工藝。

黃樂天（1984-），男，博士研究生，講師，主要研究方向：混合信號(hào)集成電路設(shè)計(jì)、新型片上異構(gòu)系統(tǒng)。

李強(qiáng)（1979-），男，博士，教授，主要研究方向：低壓低功耗集成電路設(shè)計(jì)、生物醫(yī)療電子、模數(shù)轉(zhuǎn)換器等。