朱效效，蔡　俊，陸　偉

(安徽理工大學 電氣與信息工程學院，安徽 淮南232001)

基于優(yōu)化DA算法濾波器的設計及其FPGA實現(xiàn)

朱效效，蔡俊，陸偉

(安徽理工大學 電氣與信息工程學院，安徽 淮南232001)

由于傳統(tǒng)MAC方法在設計數(shù)字濾波器時頻繁使用乘法器，導致整個系統(tǒng)運行速率下降，而一般DA算法在設計高階濾波器時存在查找表規(guī)模過大以至于難以實現(xiàn)的問題。提出一種優(yōu)化的DA算法來克服這一缺陷，為此設計了一個 18階的線性相位結構的 FIR低通濾波器，并用 Verilog HDL語言在FPGA上實現(xiàn)，在第三方仿真平臺Modelsim工具上仿真。仿真結果與MATLAB計算的理論值進行對比，驗證了此優(yōu)化算法的正確性。

MAC；優(yōu)化DA算法；線性相位；FPGA

0　引言

FIR濾波器具有嚴格的線性相頻特性，同時又可保證任意幅頻特性。而這個特點使FIR濾波器在數(shù)據(jù)傳輸、圖像處理和識別、語音處理和通信系統(tǒng)中具有廣泛的應用。除此之外，F(xiàn)IR濾波器除0以外沒有其他的極點，所以整個濾波系統(tǒng)是相對穩(wěn)定的，不存在不穩(wěn)定的問題，這是FIR區(qū)別于IIR的本質原因，而FIR在傳輸數(shù)據(jù)時存在色散。

本文只討論FIR濾波器的設計方法?；贒A算法的濾波器有效解決了MAC結構的不足，但是隨著濾波器的階數(shù)增加，查找表的規(guī)模呈指數(shù)增加，再設計高階濾波器時普通DA算法甚至難以實現(xiàn)。本文提出了一種優(yōu)化的DA算法來克服一般DA算法在設計高階濾波器時的缺陷，并用Verilog HDL語言在FPGA上實現(xiàn)[1]。

1　線性相位FIR濾波器的結構

如果 FIR中的h(n)為實數(shù)，并符合下列條件其中的一種：

偶對稱：h(n)=h(N-1-n)

奇對稱：h(n)=-h(N-1-n)

稱其具有線性相位結構。

當 N為奇數(shù)時，其系統(tǒng)函數(shù)為[2]：

其直接型結構如圖1所示。

圖1　N為奇數(shù)線性相位FIR的直接型結構

當N為偶數(shù)時，其系統(tǒng)函數(shù)為：

其直接型結構如圖2所示。

圖2　N為偶數(shù)時直接型結構

2　分布式算法

2.1分布式算法基礎

DA算法是基于查找表結構的，其詳細公式解析如下[3]：

其中c[n]為已知的，可令x[n]如下式：

則內積y為：

重新分配求和的順序，其結果如下：

2.2分布式算法的優(yōu)化

假如N的數(shù)量增加，一個單一的LUT無法執(zhí)行全字，就能夠利用部分表并先將結果相加。其原理為：假定長度為LN的內積，那么可以用一個DA體系結構實現(xiàn)它：

表的規(guī)模從一個24NB的LUT減少4個2NB表。優(yōu)化的DA算法的結構圖如圖3所示。

圖3　優(yōu)化的DA算法的結構圖

3　基于FPGA的FIR低通濾波器的設計

3.1基于FPGA的FIR設計流程

本文設計的FIR濾波器的流程如圖4所示，主要分為系數(shù)提取和FPGA完成[4]。

圖4　基于FPGA的FIR濾波器的設計流程

3.2FIR濾波器的MATLAB設計

本文設計濾波器主要參數(shù)為阻帶最小衰減為30 dB，通帶波紋小于0.5 dB，截止頻率為0.4π。為此設計了18階的FIR線性相位低通濾波器，采用窗函數(shù)中的凱澤窗來設計。根據(jù)凱澤窗參數(shù)β對濾波器的性能的影響，取β= 2.12來滿足條件。由這些技術指標可通過MATLAB提供的濾波器設計工具箱FDAtool來仿真設計濾波器，從而提取濾波器的系數(shù)[5]。

由于提取出來的系數(shù)是浮點型，而FPGA只能處理定點型數(shù)據(jù)，所以需要把提取出來的系數(shù)進行量化，在該設計方案中將系數(shù)擴大 1 024倍，即 210。再通過編碼轉化為二進制形式。通過FDAtool工具提取出的數(shù)據(jù)及其量化結果如下：

其量化結果分別為：-15，0，29，25，-34，-78，0，202，382。十六進制補碼分別為 fff1，0000，001d，0019，ffde，ffb2，0000，00ca，017e。

3.3線性相位FIR濾波器的FPGA實現(xiàn)

本文采用模塊化思想，由一個主時鐘控制各個子時鐘，全部模塊分別為并串轉換、延時與預求和、移位累加、查找表采用3個分割查表結構和求部分和的模塊[6]。

為了驗證電路能否連續(xù)正確運行，本文連續(xù)隨機輸入序列0、127、100、57、26、5、20、26、79、8、12、49、35、102、99、125、63、82在 Modelsim工具上進行仿真，其結果如圖5所示。

圖5　線性相位FIR低通濾波器的仿真結果

仿真結果與MATLAB工具計算的理論值相比較，其Modelsim部分仿真結果如下：0、-2、-1、3、6、0、-11、-9、19、19、66。MATLAB理論計算結果對應為：0、-1.823 9、-1.436 2、2.816 0、5.568 3、-0.247 6、-11.1261、-9.084 2、19.414 9、66.125 3。通過仿真與MATLAB計算理論結果進行比較，理論值與仿真結果存在誤差但是誤差在允許的范圍內，誤差主要是因為量化時產(chǎn)生的。

4　結束語

本文提出的優(yōu)化DA算法本質是提出對查找表的優(yōu)化，事實證明濾波器階數(shù)越高，此優(yōu)化算法的作用越明顯，而且可以節(jié)省內部邏輯資源。最后通過硬件實現(xiàn)，結果與理論值相比較，設計符合預期。

[1]程佩青.數(shù)字信號處理[M].北京：清華大學出版社，2001.

[2]Meyer-Baese U（美）.數(shù)字信號處理的 FPGA實現(xiàn)[M].北京：清華大學出版社，2011.

[3]杜勇.數(shù)字濾波器的MATLAB與FPGA實現(xiàn)[M].北京：電子工業(yè)出版社，2012.

[4]高耀紅.基于 FPGA的FIR低通濾波器[D].長沙：湖南大學，2012.

[5]劉朋全.基于FPGA的FIR數(shù)字濾波器的設計和實現(xiàn)[D].西安：西北工業(yè)大學，2006.

[6]夏宇聞.數(shù)字系統(tǒng)設計教程[M].北京：北京航空航天大學出版社，2008.

Implementation of digital filter with optimal distributed arithmetic based on FPGA

Zhu Xiaoxiao，Cai Jun，Lu Wei
(School of Electrical and Information Engineering，Anhui University of Science and Technology，Huainan 232001，China)

Due to traditional MAC method used multiplier frequently in design of the digital filter，which led to decrease the speed of the whole system,while the general DA algorithm in the design of high order filter existed the problem of that the scale of look-up table was too large to achieve.This papper proposes an optimized DA algorithm to overcome this defect，to verify the algorithm the thesis design a 18 order linear phase structure of FIR low pass filter.Finally,this algorithm is brought out that is used Verilog HDL in FPGA,and simulated in Modelsim tool.The simulation outcome is contrasted with that the MATLAB calculated theoretical values，which verifies the correctness of optimization algorithm.

MAC；optimization of DA algorithm；linear phase；FPGA

TN713

A

0258-7998(2015)02-0059-02

10.16157/j.issn.0258-7998.2015.02.012

2014-10-22)

朱效效（1988-）,男，碩士研究生，主要研究方向：檢測技術與自動化裝置。