程 亮
(山西經(jīng)濟(jì)管理干部學(xué)院,太原 030024)
隨著半導(dǎo)體制造工藝特征尺寸的不斷縮小以及電子系統(tǒng)對高速、低功耗需求的強(qiáng)勁增長,電流型電路在芯片設(shè)計(jì)領(lǐng)域受到越來越廣泛的重視[1]。由于電流型電路可在低壓下工作、充放電速度快以及在芯片中占用面積小等特點(diǎn),廣泛應(yīng)用在各類型ADC模數(shù)轉(zhuǎn)換器中。比較器的速度和精度對ADC系統(tǒng)的整體性能有很大影響。因此,在高速高精度ADC轉(zhuǎn)換器芯片的設(shè)計(jì)中,比較器的精度和速度就顯得尤為重要。
CMOS電流比較器技術(shù)經(jīng)過多年的發(fā)展,已經(jīng)有了大量的實(shí)現(xiàn)方法。其中,最簡單的一種CMOS電流比較器是由8個(gè)MOS管組成的共源共柵電流鏡構(gòu)成[2]。如圖1所示,工作原理是兩路輸入電流通過鏡像原理同比例放大為通過M7和M8的漏電流,兩電流之差通過輸出端Vout流出或流進(jìn)電流,然后通過下一級CMOS反相器,最終生成電壓比較信號。但是,該電路存在2個(gè)嚴(yán)重問題:首先是電流鏡制造工藝誤差引起的輸入電流失調(diào),將嚴(yán)重影響比較器的精度;其次該電路結(jié)構(gòu)中共源共柵電流鏡的小信號輸出電阻非常大,同時(shí)輸出端加入容性負(fù)載,根據(jù)τ=R·C可知比較器的響應(yīng)時(shí)間會加長,響應(yīng)速度會大大降低。
圖2所示電路為雙輸入電流比較器[3],其對上述問題有一定程度的改善。該電路結(jié)構(gòu)使得電流充放電延時(shí)在一定程度上有所降低,提高了比較精度。但該電路的電壓偏置電路不對稱且結(jié)構(gòu)復(fù)雜,同時(shí)電路的輸入電阻比較大,當(dāng)輸入電流比較小時(shí),延時(shí)問題會顯得比較突出。針對上述電路情況,本文設(shè)計(jì)的新型高性能電流比較器,具有受半導(dǎo)體制造工藝影響小、結(jié)構(gòu)簡單、速度快、精度高等特點(diǎn)。
圖1 共源共柵電流
圖2 雙輸入電流比較器
圖3為該新型CMOS電流比較器,Iin為輸入比較電流,Vout為比較器輸出的比較結(jié)果。該電路由具有負(fù)反饋功能的CMOS反相放大器(Q4、Q5、Q9)、處于乙類工作方式的推挽放大器(Q6、Q10)和甲乙類工作方式的推挽放大器3部分構(gòu)成。其中,Q4和Q5工作在飽和區(qū),是整個(gè)電路的輸入級。而工作在深線性區(qū)的Q9作為CMOS反相放大器的負(fù)反饋電阻。通過小信號分析、計(jì)算得到該CMOS反相放大器的輸入、輸出電阻為:
在公式中,R4為Q4管處于深線性區(qū)時(shí)的等效電阻,Rs為信號源的等效輸出電阻,R0=1/(gds5+gds9),gds5和gds9為Q5管和Q9管的漏導(dǎo),gm5和gm9為Q5管和Q9管的跨導(dǎo)。通過調(diào)節(jié)Q4、Q5、Q9管的寬長比,使得R4<<Rs,R4<<R0,化簡公式得:
如果電流比較器的輸入電流之差為ΔIin,那么A和B節(jié)點(diǎn)的電壓擺動幅度大小為:
其中,AVA是第一級放大器的電壓增益。那么,輸入端的時(shí)間常數(shù)為:
其中,Cin為輸入端的等效輸入電容。第一級放大器輸出點(diǎn)的響應(yīng)時(shí)間為:
其中CoutB為CMOS反相放大器輸出點(diǎn)的等效電容。
從式(3)分析得出,帶有負(fù)反饋電阻的CMOS反相放大器擁有比較小的輸出和輸入電阻。輸入電阻小這一特點(diǎn)可以有效降低A和B節(jié)點(diǎn)的電壓擺動幅度,從式(4)和(5)中可知。通過對式(6)和式(7)進(jìn)行分析得出,較小的輸入和輸出電阻可有效降低比較器中CMOS反相器在輸入、輸出點(diǎn)的響應(yīng)時(shí)間,從而使比較器具有較快的響應(yīng)速度,為取得這一效果,還應(yīng)注意輸入、輸出節(jié)點(diǎn)的寄生電容不應(yīng)過大。
Q6管和Q10管構(gòu)成了CMOS互補(bǔ)放大器,這兩個(gè)管子在信號放大過程中交替導(dǎo)通,按照乙類工作方式推挽輸出。這一級放大器主要將B節(jié)點(diǎn)上微小擺動幅度的電壓再一次放大,在設(shè)計(jì)該級電路時(shí)使其節(jié)點(diǎn)電容較小,所以引入的延時(shí)很小,可忽略不計(jì)。
輸出端的推挽放大器由Q1、Q2、Q3、Q7、Q8、Q11、Q12、Q13管構(gòu)成。其中,Q7管和Q11管分別構(gòu)成一個(gè)源隨器,Q3管和Q8管為源隨器電路提供偏置電流,使得當(dāng)C節(jié)點(diǎn)的輸入電壓為零時(shí),能夠保證Q2管和Q13管處于臨界導(dǎo)通狀態(tài),從而保證該級電路處于甲乙類工作方式。
圖3 新型電流比較器
該級電路不僅可以提高輸出端電壓的擺動幅度,還可以增強(qiáng)電路向負(fù)載充放電的能力。當(dāng)C節(jié)點(diǎn)的電壓較大時(shí),Q7管中的電流增加,Q11管中的電流變小。當(dāng)Q7管中電流增加時(shí),Q12管中的電流也隨之增加,電流鏡使得Q13管中的電流也相應(yīng)增加,最后電路提供的全部電流通過Q13管對負(fù)載進(jìn)行放電。當(dāng)C節(jié)點(diǎn)的電壓接近0時(shí),Q11P型管中的電流增加,Q7管中的電流減小,處于臨界關(guān)斷狀態(tài)。隨著Q11管中電流的增加,Q1管中的電流也相應(yīng)增加,電流鏡功能使得Q2管中的電流也增加,最后電路提供的全部電流通過Q2管流進(jìn)負(fù)載。電路向負(fù)載吸收電流和提供電流的能力大大增強(qiáng),延時(shí)變小。
本設(shè)計(jì)采用CSMC 0.35 μm模擬工藝HSPICE模型參數(shù)對該新型電流比較器進(jìn)行了模擬仿真,電源電壓為3 V。在模擬輸出響應(yīng)對于輸入電流變化的延遲時(shí)間時(shí),將輸入電流Iin設(shè)置為正負(fù)對稱的方波,仿真結(jié)果顯示當(dāng)輸入方波電流信號Iin的幅度分別為0.3 μA、1 μA、2 μA時(shí),從輸入電流下降為0到輸出電壓上升到其最大值的50%即1.5 V時(shí)所需要的時(shí)間分別為5.1 ns、3.1 ns、2.4 ns,與目前報(bào)導(dǎo)的最快的電流比較器[4]的延時(shí)接近相等,遠(yuǎn)好于文獻(xiàn)[3]中提到的數(shù)據(jù)。這主要是因?yàn)楸疚脑O(shè)計(jì)的CMOS電流比較器使用了帶電阻反饋的輸入級,降低了輸入級的輸入輸出阻抗,從而降低了A和B節(jié)點(diǎn)在輸入電流變化時(shí)的電壓擺動幅度。圖4所示為輸入方波電流Iin幅度為0.3 μA時(shí)的輸入電流和輸出響應(yīng)波形。圖中,1為輸入電流,2為輸出電壓。
為了對比較器的精度進(jìn)行模擬,將輸入電流Iin設(shè)置為三角波信號,其波形如圖5中的曲線1所示,利用HSPICE仿真可得到輸出電壓隨輸入電流變化的波形,如曲線2所示。仿真結(jié)果表明,當(dāng)輸出電壓從0上升到其最大值的90%(2.7 V)時(shí),與之相對應(yīng)的輸入電流約下降了0.9 nA,而文獻(xiàn)[3]中提出的電流比較器在輸出電壓上升到其最大值的90%時(shí),輸出電流的變化已經(jīng)達(dá)到9.3 nA。因此,該新型CMOS電流比較器的精度同樣高于文獻(xiàn)[3]中設(shè)計(jì)的電流比較器。
圖4 輸出電壓隨輸入電流變化的瞬態(tài)響應(yīng)波形
圖5 CMOS電流比較器精度仿真
本文設(shè)計(jì)的新型高性能電流比較器,具有電路結(jié)構(gòu)簡單、容易實(shí)現(xiàn)且不受半導(dǎo)體制造工藝變化的影響等諸多特點(diǎn)。采用CSMC 0.35 μm模擬工藝HSPICE模型對該CMOS比較器的性能進(jìn)行仿真,結(jié)果表明本文設(shè)計(jì)的CMOS電流比較器與目前報(bào)導(dǎo)的最快的電流比較器延時(shí)幾近相等,而且可識別的電流精度高于常見的幾種高精度電流比較器。
[1] Linares-Barranco B,et al. A Precise 90° Quadrature OTA-C Oscillator Tunable in the 50 -130-MHz Range[J]. IEEE Trans.on Circuit and System, 2004, 51(4)∶ 649-663.
[2] Freitas D A and Current K W. CMOS Current Comparator Circuit [J]. Electronics Letters, 1983, 19(17)∶ 695-697.
[3] 牛秀卿,陳宇. 新型CMOS電流比較器的設(shè)計(jì)[J]. 南開大學(xué)學(xué)報(bào)(自然科學(xué)),2001,34(2)∶ 88-90.