畢磊（珠海格力電氣股份有限公司 廣東珠海 519070）

目前我們?cè)谑褂眠\(yùn)放的過(guò)程中都是把運(yùn)放當(dāng)成理想運(yùn)放來(lái)使用，但實(shí)際運(yùn)放不可能是理想的，尤其在采樣電路電路這種比較敏感且要求比較高的場(chǎng)合，關(guān)注運(yùn)放的共模干擾抑制能力尤為重要。如果一個(gè)采樣電路沒(méi)有充分考慮運(yùn)放的共模抑制能力，那么將會(huì)帶來(lái)致命的后果，下面將針對(duì)影響運(yùn)放共模抑制比的三個(gè)因素以及采樣電路PCB Layout的注意事項(xiàng)展開(kāi)討論。

1 影響共模抑制比的三個(gè)因素

對(duì)于放大器來(lái)說(shuō)，信號(hào)源的地與放大器的地之間產(chǎn)生的噪聲，即共態(tài)噪聲，是與信號(hào)一同拾取并放大的，所以我們需要重點(diǎn)關(guān)注共模抑制比這個(gè)參數(shù)。

共模抑制比CMRR是指差分放大器對(duì)同時(shí)加到兩個(gè)輸入端上的共模信號(hào)的抑制能力。更確切地說(shuō)，CMRR是產(chǎn)生特定輸出所需輸入的共模電壓與產(chǎn)生同樣輸出所需輸入的差分電壓的比值。

差模信號(hào)電壓放大倍數(shù)Aud越大，共模信號(hào)電壓放大倍數(shù)Aud越小，則kcmr越大。此時(shí)差分放大電路抑制共模信號(hào)的能力越強(qiáng)，放大器的性能越好。當(dāng)差動(dòng)放大電路完全對(duì)稱(chēng)時(shí)，共模信號(hào)電壓放大倍數(shù)Aud=0，則共模抑制比這是理想情況，實(shí)際上電路完全對(duì)稱(chēng)是不存在的，共模抑制比也不可能趨于無(wú)窮大。電路對(duì)稱(chēng)性越差，其共模抑制比就越小，抑制共模信號(hào)（干擾）的能力也就越差。

為了獲取更高的CMRR，需要知道影響放大電路CMRR的因素，主要有以下三點(diǎn)：

1.1 運(yùn)放IC自身的CMRR引起的誤差

為了區(qū)別差動(dòng)放大電路與運(yùn)算放大器IC自身的CMRR，這里，差動(dòng)放大電路的CMRR表示為kcmr，運(yùn)算放大器IC自身的共模信號(hào)抑制比表示為kcmra。若在圖1中運(yùn)算放大器IC的輸入端加上共模信號(hào)Vin2a，則輸入換算誤差電壓Vicm為：

圖1 輸入換算誤差電壓示意圖

圖2 輸入端電阻精度對(duì)CMRR的影響

圖3 差模輸入阻抗示意圖

式中，kcmra為運(yùn)放自身的CMRR；A為運(yùn)放的開(kāi)環(huán)增益，β為反饋系數(shù)，

這樣，可以求出作為差動(dòng)放大電路CMRR的kcmr為：

沒(méi)有其他誤差時(shí)，由運(yùn)算放大器IC構(gòu)成的差動(dòng)放大電路的CMRR(kcmr)，與運(yùn)算放大器IC自身的CMRR(kcmra)相等。另外，kcmra的頻率特性一般在運(yùn)放的規(guī)格書(shū)不會(huì)給出，這種特性類(lèi)似于開(kāi)環(huán)增益的頻率特性，頻率越高，kcmra越低。在實(shí)際選用時(shí)，需要根據(jù)規(guī)格書(shū)中給出的CMRR的頻率特性來(lái)選用滿(mǎn)足要求的運(yùn)算放大器IC。

1.2 使用電阻引起的誤差

圖2使用誤差為±ε電阻的差動(dòng)放大電路，求出這個(gè)放大電路的CMRR，首先，根據(jù)圖2所列出的計(jì)算式有：

因此：

由公式（11）可知，GD較大而ε較小時(shí)CMRR變大。例如，使用誤差為±1%（ε=0.01）的電阻，若構(gòu)成GD為100倍（40dB）的差動(dòng)放大電路，則CMRR最小值kcmr(min)為：

所以我們?cè)谂渲幂斎攵穗娮钑r(shí)，需要充分考慮電阻的精度。當(dāng)然，電阻精度越高，CMRR誤差將會(huì)越小。

1.3 信號(hào)源阻抗引起的誤差

在圖3中，差動(dòng)放大電路的差模輸入阻抗對(duì)于反相輸入端為R1，對(duì)于同相輸入端為R3+R4，兩者有較大不同。然而，由圖4可知，共模輸入阻抗對(duì)于反相輸入端為R1+R2，同相輸入端為R3+R4，兩者相等，即R1+R2=R3+R4，共模信號(hào)輸入時(shí)輸出電壓為0V。

差動(dòng)放大電路的CMRR非常重要，因此，反相與同相輸入端的共模輸入阻抗有必要緊密聯(lián)系在一起。為此，不僅要考慮差動(dòng)放大電路中使用的電阻，還必須考慮信號(hào)源的輸出阻抗。

如圖5所示，若信號(hào)源有不能忽略的不平衡阻抗，則差動(dòng)放大電路的CMRR降低較大，差模增益也相應(yīng)降低。

圖4 共模輸入阻抗示意圖

圖5 等效不平衡阻抗對(duì)CMRR的影響

圖6 優(yōu)化CMRR特性電路結(jié)構(gòu)圖

由于是差動(dòng)放大電路對(duì)于共模輸入VICM，因此變?yōu)閂0=0V，下述關(guān)系式成立：

所以，要求兩個(gè)差分輸入端的阻抗盡量達(dá)到匹配才能使得運(yùn)放的共模抑制比實(shí)現(xiàn)最大化，這也說(shuō)明了為什么我們要求差分輸入端的PCB走線(xiàn)要并行排布且保證長(zhǎng)度盡量一致的原因。

另外，為了改善差分放大電路在高頻時(shí)CMRR的特性，可以按照?qǐng)D6中的接法，來(lái)優(yōu)化電路結(jié)構(gòu)。

CX：除去差模信號(hào)的高頻干擾；

CY：除去共態(tài)噪聲；

RS：濾波器用串聯(lián)電阻；

RY：確定輸入端的直流電位。

2 PCB布線(xiàn)原則

我們?cè)谶M(jìn)行采樣電路PCB走線(xiàn)設(shè)計(jì)時(shí)，需要嚴(yán)格按照差分走線(xiàn)規(guī)則，依據(jù)上面提到的輸入信號(hào)阻抗影響共模抑制比的理論可知，差分走線(xiàn)需要按照“等長(zhǎng)、等距”的基本原則進(jìn)行排布。差分信號(hào)和普通的單端信號(hào)走線(xiàn)相比，最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：

差分信號(hào)的第一個(gè)好處是，因?yàn)樵诳刂苹鶞?zhǔn)電壓，所以能夠很容易地識(shí)別小信號(hào)。在一個(gè)地做基準(zhǔn)，單端信號(hào)方案的系統(tǒng)里，測(cè)量信號(hào)的精確值依賴(lài)系統(tǒng)內(nèi)“地”的一致性。信號(hào)源和信號(hào)接收器距離越遠(yuǎn)，他們局部“地”的電壓值之間有差異的可能性就越大，從差分信號(hào)恢復(fù)的信號(hào)值在很大程度上與“地”的精確值無(wú)關(guān)。

差分信號(hào)的第二個(gè)主要好處是，它對(duì)外部電磁干擾（EMI）是高度免疫的。一個(gè)干擾源幾乎相同程度地影響差分信號(hào)對(duì)的每一端。既然電壓差異決定信號(hào)值，這樣將忽視在兩個(gè)導(dǎo)體上出現(xiàn)的任何同樣干擾。除了對(duì)干擾不大靈敏外，差分信號(hào)比單端信號(hào)生成的EMI還要少。

差分信號(hào)提供的第三個(gè)好處是，在一個(gè)單電源系統(tǒng)，能夠從容精確地處理雙極信號(hào)。為了處理單端，單電源系統(tǒng)的雙極信號(hào)，必須在“地”和電源線(xiàn)之間某任意電壓處（通常是中點(diǎn)）建立一個(gè)虛地。用高于虛地的電壓來(lái)表示正極信號(hào)，低于虛地的電壓來(lái)表示負(fù)極信號(hào)。然后，必須把虛地正確地分布到整個(gè)系統(tǒng)里。而對(duì)于差分信號(hào)，不需要這樣一個(gè)虛地，這就使得處理和傳播雙極信號(hào)有一個(gè)高真度，而無(wú)須依賴(lài)虛地的穩(wěn)定性。

以上內(nèi)容闡述了提升運(yùn)算放大器共模抑制比的幾個(gè)方法，通過(guò)以上方法可以有效提升運(yùn)算放大器在實(shí)際使用過(guò)程中對(duì)共模干擾的抑制能力。

3 結(jié)束語(yǔ)

本文提出了提高運(yùn)算放大器抑制共模干擾能力的原理及方法，經(jīng)過(guò)實(shí)際硬件電路設(shè)計(jì)可知，此分析合理、有效。

[1] 華成英.模擬電子技術(shù)基礎(chǔ).清華大學(xué)出版社.2006年

[2] 胡翔駿.電路分析[M].北京：高等教育出版社.2001年

[3] 丁士圻.模擬濾波器.哈爾濱工程大學(xué)出版社.2004年

[4] 曾峰.印刷電路板(PCB)設(shè)計(jì)與制作.電子工業(yè)出版社.2004年