齊 劍， 胡春暉

（1. 光纖通信技術(shù)和網(wǎng)絡(luò)國家重點(diǎn)實(shí)驗(yàn)室 湖北 武漢 430074； 2. 武漢烽火網(wǎng)絡(luò)有限責(zé)任公司 湖北 武漢 430074）

隨著網(wǎng)絡(luò)傳輸流量日益增長，電子商務(wù)，無線3G，高清視屏以及4G 網(wǎng)絡(luò)等新興業(yè)務(wù)的不斷涌現(xiàn)， 人們對(duì)于網(wǎng)絡(luò)傳輸容量的需求越來越大。 高端路由器作為在數(shù)據(jù)中心和骨干網(wǎng)絡(luò)層的關(guān)鍵互連設(shè)備[1]，擴(kuò)展傳輸容量變得十分必要和迫切。 八口萬兆光接口子卡作為高端路由器的一塊接口子卡，為高端路由器提供8 個(gè)10Gb/S 光接口， 有效擴(kuò)展了傳輸容量。 本文詳細(xì)介紹了八口萬兆子卡的功能和硬件架構(gòu)，結(jié)合子卡的PCB 設(shè)計(jì)中所遇到的問題，探討了PCB 疊層和阻抗，對(duì)超高速傳輸線的信號(hào)完整性問題進(jìn)行了研究。

1 八口萬兆子卡功能

圖1 八口萬兆卡的功能框圖Fig. 1 Function block diagram of eight-port 10GbE daughter board

八口萬兆子卡在高端路由器中所處的位置如圖1 所示。總體來講，高端路由器包含為不同的槽位，每個(gè)槽位插一個(gè)母卡或者主控卡，而母卡又包含兩個(gè)槽位，可以插兩塊子卡。八口萬兆子卡通過連接器與母卡相連，為母卡提供八個(gè)10 Gb/S速率的數(shù)據(jù)通道，最高可以滿足160 Gbps 的交換容量。 假如兩個(gè)槽位都插入八口萬兆子卡，便可提供16 個(gè)10 Gb/S 的數(shù)據(jù)通道，交換容量高達(dá)320 Gbps。 也可以根據(jù)實(shí)際需要配置成4 口萬兆子卡，2 口萬兆子卡，1 口萬兆子卡。

2 八口萬兆光接口子卡的硬件架構(gòu)

圖2 硬件系統(tǒng)結(jié)構(gòu)圖Fig. 2 Structure diagram of the hardware system

本子卡的硬件架構(gòu)中分為以下幾個(gè)模塊，分別為：時(shí)鐘電路模塊，熱插拔模塊，電源模塊以及控制狀態(tài)信號(hào)連接模塊，萬兆PHY 模塊。

2.1 單盤時(shí)鐘電路模塊

單盤時(shí)鐘電路模塊包含PHY 芯片的工作時(shí)鐘模塊、和恢復(fù)時(shí)鐘模塊2 個(gè)部分組成。

2.1.1 工作時(shí)鐘模塊

工作時(shí)鐘模塊是為萬兆PHY 模塊正常工作提供時(shí)鐘信號(hào)，模塊的結(jié)構(gòu)及與外部的連接如圖3 所示。 時(shí)鐘模塊有兩個(gè)輸入，一：來自于母卡的時(shí)鐘信號(hào)；二：采用本地晶振輸出信號(hào)作為輸入信號(hào)。 兩種時(shí)鐘的區(qū)別是前者可以保持子卡時(shí)鐘與母卡時(shí)鐘同源，這樣可保證時(shí)鐘相位的穩(wěn)定性，后者是可保證子卡時(shí)鐘頻率穩(wěn)定。 由母卡的控制信號(hào)選擇采用哪種信號(hào)作為時(shí)鐘模塊的輸入。工作時(shí)鐘模塊的輸出頻率和PHY芯片工作時(shí)所需要的頻率一致。 工作時(shí)鐘模塊輸出的時(shí)鐘信號(hào)要經(jīng)過濾波電容進(jìn)入芯片，以濾除時(shí)鐘信號(hào)在傳輸中混入的噪音，提供芯片工作的穩(wěn)定性。

需要注意的是，PHY 芯片處于不同的工作模式下， 其工作時(shí)鐘的頻率也是不同的，在實(shí)際應(yīng)用中要仔細(xì)查看芯片手冊(cè)。 例如：本子卡所用的PHY 芯片，當(dāng)芯片處于10G 工作模式下，工作時(shí)鐘的頻率是156.25 MHz 或161.13 MHz；當(dāng)芯片處于1G 工作模式下，工作時(shí)鐘頻率是156.25 MHz。

圖3 工作時(shí)鐘模塊的示意圖Fig. 3 Diagram of work-time module

2.1.2 恢復(fù)時(shí)鐘模塊

恢復(fù)時(shí)鐘模塊的作用是： 萬兆PHY 芯片可以從接收的以太網(wǎng)數(shù)據(jù)中提取時(shí)鐘信號(hào)，將提取的以太網(wǎng)時(shí)鐘差分信號(hào)轉(zhuǎn)換成適用于母卡工作的單端時(shí)鐘信號(hào)，作為母卡時(shí)鐘模塊的一個(gè)輸入源，實(shí)現(xiàn)同步以太網(wǎng)的功能。

2.2 電源模塊

電源模塊功能是完成電壓的轉(zhuǎn)換， 輸出不同的電壓值，提供PHY 芯片等器件的正常工作所需的功耗。 本子卡主要的耗電器件是光模塊和PHY 芯片。 電源設(shè)計(jì)需要參考PHY芯片和光模塊的電源資料，計(jì)算子卡的最大功耗，根據(jù)計(jì)算結(jié)果選擇合適的電源芯片，一般要保留20%的余量。 電源模塊的輸入來自于母卡提供的電源，輸出電壓滿足子卡所需的所有電壓，比如1 V，3.3 V 等。

2.3 熱插拔模塊

熱插拔模塊由熱插拔控制芯片和場效應(yīng)管組成。 邏輯上，熱插拔模塊位于連接器和電源模塊之間，連接器上的電源信號(hào)通過熱插拔模塊后再連接到電源模塊。 此模塊的功能有兩個(gè)，第一：無需斷電就可以插拔子卡，方便了子卡的替換；第二：母卡可以通過控制信號(hào)控制子卡的上電，比如子卡溫度過高，由母卡自動(dòng)斷電。 從而提高了系統(tǒng)對(duì)災(zāi)難的及時(shí)恢復(fù)能力、擴(kuò)展性和靈活性等。

2.4 控制/狀態(tài)信號(hào)連接模塊

控制/狀態(tài)信號(hào)連接模塊完成兩個(gè)功能：一：將PHY 芯片的狀態(tài)信號(hào)和光模塊的狀態(tài)信號(hào)（光模塊在位，LOS 信號(hào)）通過并轉(zhuǎn)串芯片轉(zhuǎn)換成串行數(shù)據(jù)傳給母卡， 節(jié)約了母卡與子卡信息交互的接口，二：將母卡下達(dá)的串行控制信號(hào)（關(guān)閉各光模塊激光器TXdisable 信號(hào)），轉(zhuǎn)換成并行信號(hào)分別送給光模塊和PHY 芯片，完成光模塊開關(guān)的控制和PHY 芯片工作模式的配置。

2.5 萬兆PHY 模塊

萬兆PHY 模塊包含萬兆PHY 芯片及其外圍電路， 其主要的功能是完成SFI 與XFI 的轉(zhuǎn)換， 集成了電散射補(bǔ)償（EDC），提供八路10Gb/S 的PHY 通道。 SFI 總線用于光模塊與PHY 芯片之間的數(shù)據(jù)傳輸，XFI 總線用于PHY 芯片與連接器之間的數(shù)據(jù)傳輸，如圖4 所示。SFI 比XFI 多了前向糾錯(cuò)（FEC）功能，是因?yàn)殚L距離傳輸時(shí)可能引入誤碼，需要FEC功能進(jìn)行糾錯(cuò)。 母卡可以通過MIIM 總線配置PHY 芯片中寄存器。 電源模塊輸出的電流須經(jīng)過π 型濾波進(jìn)入PHY 芯片，濾波電容一般是大電容和小電容混合放置， 小電容放置在PHY 芯片的電源管腳的附近， 目的是濾除不同頻率的諧波，減小電源抖動(dòng)，提高芯片工作的穩(wěn)定性。

圖4 PHY 芯片連接示意圖Fig. 4 Connection diagram of PHY chip

3 PCB 設(shè)計(jì)

本子卡采用cadence 軟件設(shè)計(jì)PCB。 子卡傳輸數(shù)據(jù)的速率是10Gb/s，信號(hào)的邊沿非常陡峭，含有極高的頻率成分[2]，使得器件之間的互連不再是簡單的導(dǎo)線， 而是具有了容抗，感抗的傳輸線，其對(duì)傳輸環(huán)境要求非常嚴(yán)格。 下面結(jié)合本子卡詳細(xì)探討一下PCB 設(shè)計(jì)及其布線規(guī)則。

3.1 PCB 疊層分析

PCB 設(shè)計(jì)，首先要確定PCB 疊層結(jié)構(gòu)。 由于本子卡PCB板的厚度為1.6 mm。 結(jié)合實(shí)際布線的復(fù)雜度，采用八層PCB板，其疊層結(jié)構(gòu)如圖5 所示。

圖5 PCB 疊層結(jié)構(gòu)圖Fig. 5 Structure diagram of PCB stack-up

其中L1，L3，L6，L8 為信號(hào)層，P2，P5，P7 為GND 層，P4是VCC 層。 L1/L8 的屏蔽層分別是P2/P7，L3 的屏蔽層是P2/P4，L6 的屏蔽層是P5/P7， 這樣的疊層結(jié)構(gòu)使得每一個(gè)信號(hào)層都有完整的參考平面， 保證了信號(hào)線的特性阻抗連續(xù)，減少了引起反射的因素， 并且信號(hào)層之間有完整的地平面，地平面會(huì)吸收高速信號(hào)線的電磁輻射， 減小信號(hào)層之間的串?dāng)_。 但是需要注意的是，就本子卡而言，P4 是電源層，本子卡中包含多種電壓，如12 V，3.3 V，1 V，不可避免的要進(jìn)行電源分割，因此L3 層的高速信號(hào)線走線不要跨越電源分割，否則會(huì)造成阻抗的不連續(xù)，引起反射，導(dǎo)致信號(hào)不完整；信號(hào)返回路徑不理想，環(huán)路面積增大，電磁輻射加強(qiáng)，導(dǎo)致串?dāng)_。 所以超高速信號(hào)線選擇L1，L6，L8 層布線。

3.2 阻抗計(jì)算

PCB 布線中傳輸線分為兩種布線方式： 微帶線和帶狀線。微帶線是一根帶狀導(dǎo)線（信號(hào)線），位于PCB 表層，與地平面之間用一層電介質(zhì)材料隔離開。 其特性阻抗計(jì)算公式[4]為:

W 為線寬，T 為走線的銅皮厚度，H 為走線到參考平面的距離，Er是PCB 板材質(zhì)的介電常數(shù)（dielectric constant）。 此公式必須在0.1＜（W/H）＜2.0 及1＜（Er）＜15 的情況才能應(yīng)用。

帶狀線是一條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線，其特性阻抗計(jì)算公式[4]為：

其中，H 為兩參考平面的距離， 并且走線位于兩參考平面的中間。 此公式必須在W/H＜0.35 及T/H＜0.25 的情況才能應(yīng)用。

在PCB 設(shè)計(jì)中，信號(hào)線的特性阻抗通常控制在50 Ω，差分對(duì)的特性阻抗控制在100 Ω。L1/L8 層的H 為4.42，Er為3.95，通過計(jì)算可以得到，L1/L8 層中信號(hào)線的線寬是6.5 mil，差分對(duì)寬/線間距分別為5/9mil。 可以利用Polar SI9000 計(jì)算不同模型的傳輸線的線寬和線間距。 利用Polar SI9000 計(jì)算L3/L6 層差分對(duì)的線寬和線間距，分別是5/8mil。 如 圖6 所 示。

圖6 Polar SI 9000Fig. 6 Polar SI 9000

3.3 布線

本子卡速率為10 Gb/S，屬于超高速線。 超高速信號(hào)線布線時(shí)，采用差分對(duì)走線。 差分信號(hào)線不僅減少了串?dāng)_噪聲和電磁干擾噪聲，而且降低了對(duì)地/電源的共模噪聲的噪聲敏感度[3]。 下面詳細(xì)探討下超高速差分對(duì)布線時(shí)的細(xì)節(jié)，若忽視這些細(xì)節(jié)會(huì)導(dǎo)致接收信號(hào)誤碼，甚至出現(xiàn)丟包。

1）布線時(shí)注意阻抗匹配，即高速線各點(diǎn)的阻抗相等，差分對(duì)的兩條信號(hào)線之間的線距應(yīng)保持不變。引起阻抗不連續(xù)的因素有很多， 如參考平面不連續(xù)，PCB 印制線的寬度變化， 途徑過孔等等。 阻抗的不連續(xù)不僅會(huì)導(dǎo)致反射，而且還可能會(huì)增大其他因素的影響，如串?dāng)_。 串?dāng)_噪聲由于臨近線的阻抗不連續(xù)，反復(fù)的反射震蕩疊加，可能會(huì)疊加出更大的噪聲[2]，甚至?xí)?dǎo)致振鈴反應(yīng)。 振鈴噪聲正比于諧振周期和時(shí)鐘沿上升/下降時(shí)間的比值。 當(dāng)走線很短時(shí)，電感量和分布電容量都很小，這樣諧振頻率很高，諧振周期很短， 振鈴的幅度亦很小。 當(dāng)走線長度增加時(shí)，電感量和分布電容量都加大，諧振周期變長，振鈴幅度也加大，此時(shí)對(duì)電路的正常工作會(huì)產(chǎn)生較大的影響。 反射系數(shù)k 的 公 式[4]是：

Zo是變化后的阻抗，Zi是變化前的阻抗。

關(guān)于超高速差分對(duì)的阻抗匹配尤其要注意的一個(gè)細(xì)節(jié)是：消除焊盤區(qū)阻抗不連續(xù)。超高速差分對(duì)通常要經(jīng)過AC 耦合電容，此時(shí)要挖空耦合電容焊盤正下方的GND/POWER 層的覆銅。

2）布線要避免電磁干擾。 差分對(duì)要遠(yuǎn)離電源模塊；差分對(duì)之間間距應(yīng)大于3H （差分對(duì)到參考平面的垂直距離），避免串?dāng)_；超高速差分對(duì)應(yīng)裹銅，并且打地孔，吸收走線輻射的電磁波，如圖7 所示；差分對(duì)的返回電流分布在參考平面，且分別集中在每一條線的正下方[2]，差分對(duì)與返回電流路徑構(gòu)成的環(huán)路面積應(yīng)最小，此時(shí)電磁輻射最小。

圖7 L1 層差分對(duì)裹銅Fig. 7 Paving copper around differential pairs in L1 layer

3）布線時(shí)遵從差分線LP/LN等長原則。 等長指的是信號(hào)發(fā)送端到信號(hào)接收端LP/LN走線長度相等。 等長可以保證差分線的延時(shí)相等，接收端信號(hào)不會(huì)發(fā)生錯(cuò)位。 本文對(duì)等長要求非常嚴(yán)格，|LP－LNI|＜0.5 mm。 下面結(jié)合本子卡中的差分對(duì)布線，探討一下等長原則，示意圖如圖8 所示。

圖8 差分對(duì)走線示意圖Fig. 8 Diagram of differential pair route

圖中X，Y 代表PCB 板上的印制線；A，B 代表芯片的差分對(duì)管腳到芯片中心的走線，是在芯片內(nèi)部，根據(jù)芯片資料B比A 長1.0 mm；Q，P 代表高速連接器的差分對(duì)管腳到連接器末端的走線， 是在連接器內(nèi)部， 根據(jù)連接器資料Q 比P 長1.5 mm。 等長原則不是X=Y，而是LP=LN。 公式如下：

計(jì)算可得：2＜X－Y＜3 所以在設(shè)計(jì)中，PCB 板上的走線長度X 比Y 長2～3 mm，滿足等長原則。

4）超高速差分對(duì)要注意減少傳輸損耗。 造成信號(hào)損耗的因素有3 個(gè)：高速連接器，走線和過孔。 連接器都采用壓接方式設(shè)計(jì)，一旦選定了連接器，其本身的損耗也被確定下來，此時(shí)要注意減小連接器的過孔STUB。 因?yàn)镾TUB 會(huì)像天線一樣，輻射電磁波，信號(hào)速率越高，輻射越強(qiáng)烈，不僅會(huì)增加損耗，而且引入串?dāng)_噪聲，減小STUB 的方法是采用背鉆[5]。

高速差分對(duì)的走線小于1 倍的曼哈頓長度，走線越短越好。 本子卡中超高速差分對(duì)采用弧線布線，其作用是保持阻抗連續(xù)，減少反射，傳輸信道圓滑，減少損耗。 傳輸線的損耗有很多因素，如阻性損耗，介質(zhì)損耗，對(duì)于超高速信號(hào)傳輸來說，存在趨膚效應(yīng)，傳輸速率越大，電流越趨向于導(dǎo)體表面分布，越接近導(dǎo)體表面電流密度越大，而這時(shí)導(dǎo)體表面的越粗糙，信號(hào)損耗就越大。

在實(shí)際板級(jí)設(shè)計(jì)中，通常要遇到傳輸線換層走線，找到最優(yōu)的過孔實(shí)在不易， 因?yàn)檫^孔在高速的模型非常復(fù)雜，影響過孔主要的因素有焊盤、孔徑、孔深和過孔鍍銅厚度[6]。 通常用仿真軟件仿真不同過孔的S 參數(shù)， 從而找出最優(yōu)的過孔。 實(shí)際設(shè)計(jì)中，仿真和實(shí)測(cè)結(jié)果存在一定的差別，其原因是PCB 廠家的制造工藝不能像仿真時(shí)那樣理想，通過不斷的仿真和實(shí)際測(cè)試找到最優(yōu)的過孔。 本文選用的差分對(duì)的過孔如圖9 所示。

4 結(jié)束語

本文介紹了高端路由器8 口萬兆子卡的硬件設(shè)計(jì)，詳細(xì)介紹了子卡的構(gòu)成模塊。結(jié)合自己在子卡PCB 設(shè)計(jì)中的學(xué)習(xí)心得和體會(huì)，探討了PCB 疊層設(shè)計(jì)和超高速差分對(duì)的布線規(guī)則，以及在實(shí)際設(shè)計(jì)中容易忽視的細(xì)節(jié)，并且對(duì)差分線的等長原則提出了自己的獨(dú)到見解，具有很強(qiáng)的實(shí)用性。 本文所設(shè)計(jì)的8 口萬兆子卡已經(jīng)通過測(cè)試，投入實(shí)際應(yīng)用。 并且可以根據(jù)實(shí)際需求，配置成1 口，2 口，4 口，8 口萬兆子卡。

圖9 差分對(duì)過孔Fig. 9 Vias of differential pair

[1] 程博鋒. 基于FPGA及以太網(wǎng)技術(shù)的100G接口板設(shè)計(jì)[D].南京：南京理工大學(xué)，2014.

[2] 于爭. 信號(hào)完整性揭秘[M]. 北京：機(jī)械工業(yè)出版社，2013.

[3] 袁智勇，何金良，陳水明. 印刷電路板差分線邊緣布置的電磁兼容分析[J]. 電波科學(xué)學(xué)報(bào)，2004（6）:689－693.YUAN Zhi-yong，HE Jin-liang，CHEN Shui-ming. EMC analysis for the edge placement of differential lines on the PCB[J]. Chinese Jouranl of Radio Science，2004 （6）:689－693.

[4] Stephen.Hall， GarrettW.Hall， JamesA.Mecall.High-Speed Digital System Design [M]. Wiley InterScience Publication，2000.

[5] Eric Bogatin. Signal and Power Integrity Simplified Second Edition[M]. Prentice Hall，2009.

[6] FAN Jun，YE Xiao-ning Ye，Jingook K，et al. Signal integrity design for high-speed digital circuits:progress and directions[J].IEEE Transactions on Electromagnetic Compatibility，2010，52（2）:392－400.