丁宏毅，柳其許

（中國(guó)衛(wèi)星導(dǎo)航定位應(yīng)用管理中心，北京100088）

電磁頻譜監(jiān)測(cè)中的寬帶實(shí)時(shí)信號(hào)采集系統(tǒng)設(shè)計(jì)

丁宏毅，柳其許

（中國(guó)衛(wèi)星導(dǎo)航定位應(yīng)用管理中心，北京100088）

介紹了一套寬帶實(shí)時(shí)信號(hào)采集系統(tǒng)，系統(tǒng)由信號(hào)調(diào)理單元、時(shí)鐘調(diào)理單元、模數(shù)轉(zhuǎn)換單元、FPGA、高速緩存單元、PCIE接口以及電源組成。通過(guò)采用超高速ADC、優(yōu)化傳輸方式、優(yōu)化數(shù)據(jù)存儲(chǔ)架構(gòu)，系統(tǒng)實(shí)現(xiàn)了超高速實(shí)時(shí)寬頻帶信號(hào)數(shù)據(jù)的采集、傳輸與記錄。系統(tǒng)軟件針對(duì)數(shù)據(jù)采集中的高速數(shù)據(jù)傳輸方式進(jìn)行優(yōu)化設(shè)計(jì)，通過(guò)利用雙通道技術(shù)，系統(tǒng)的總數(shù)據(jù)吞吐量能夠達(dá)到5GB/s。測(cè)試結(jié)果表明，系統(tǒng)在2GHz帶寬內(nèi)達(dá)到了較高的動(dòng)態(tài)指標(biāo)，能夠滿(mǎn)足高速頻譜信號(hào)的記錄需求。

實(shí)時(shí)信號(hào)；數(shù)據(jù)采集；超高速；寬帶；頻譜記錄；數(shù)據(jù)傳輸

1 引 言

現(xiàn)代戰(zhàn)場(chǎng)環(huán)境中的電磁信號(hào)十分密集，信號(hào)類(lèi)型復(fù)雜多樣，戰(zhàn)場(chǎng)電磁環(huán)境對(duì)戰(zhàn)爭(zhēng)準(zhǔn)備和各種軍事斗爭(zhēng)活動(dòng)，尤其對(duì)戰(zhàn)場(chǎng)感知、指揮控制、作戰(zhàn)行動(dòng)、武器效能、戰(zhàn)場(chǎng)建設(shè)等方面，影響廣泛而深刻。電磁頻譜監(jiān)測(cè)能夠?qū)?zhàn)場(chǎng)上無(wú)線電發(fā)射的基本參數(shù)進(jìn)行測(cè)量，對(duì)信號(hào)進(jìn)行監(jiān)聽(tīng)，對(duì)發(fā)射目標(biāo)進(jìn)行識(shí)別確定，對(duì)頻段利用率和頻道占用度進(jìn)行統(tǒng)計(jì)，對(duì)信號(hào)使用情況進(jìn)行分析，以保障己方的電子設(shè)備發(fā)揮其最大的作戰(zhàn)效能，同時(shí)獲取敵方電子設(shè)備輻射的相關(guān)信息［1］。

在電磁頻譜監(jiān)測(cè)應(yīng)用系統(tǒng)中，由于計(jì)算機(jī)的實(shí)時(shí)計(jì)算能力有限，大量頻譜數(shù)據(jù)不能夠完成實(shí)時(shí)分析與處理，這種情況下需要對(duì)頻譜信號(hào)進(jìn)行采集和記錄，再進(jìn)行事后分析。為了達(dá)到較高的分析帶寬，記錄的信號(hào)數(shù)據(jù)速率可能達(dá)到GB/s量級(jí)，傳統(tǒng)設(shè)備很難保證這種情況下數(shù)據(jù)的實(shí)時(shí)采集、傳輸與存儲(chǔ)。

為了保證寬帶頻譜信號(hào)能夠完整并高速地記錄下來(lái)，文中評(píng)估介紹了一套寬帶實(shí)時(shí)信號(hào)采集系統(tǒng)。通過(guò)采用超高速ADC、優(yōu)化傳輸方式、優(yōu)化數(shù)據(jù)存儲(chǔ)架構(gòu)，本系統(tǒng)實(shí)現(xiàn)了超高速實(shí)時(shí)寬頻帶信號(hào)數(shù)據(jù)的采集、傳輸與記錄。

2 系統(tǒng)架構(gòu)

系統(tǒng)由信號(hào)調(diào)理單元、時(shí)鐘調(diào)理單元、模數(shù)轉(zhuǎn)換單元、FPGA、高速緩存單元、PCIE接口以及電源組成，如圖1所示。其中信號(hào)調(diào)理單元完成信號(hào)的匹配接收、增益控制；模數(shù)轉(zhuǎn)換單元（ADC）由內(nèi)部時(shí)鐘或者外部時(shí)鐘驅(qū)動(dòng)，最高采樣速率5Gsps，采樣精度10bit；高速緩存單元采用DDR3，緩存深度2GB；采集單元通過(guò)主控服務(wù)器將采樣數(shù)據(jù)存儲(chǔ)至固態(tài)存儲(chǔ)陣列以便后續(xù)的信號(hào)處理和分析。

圖1 系統(tǒng)架構(gòu)

3 子電路設(shè)計(jì)

3.1 信號(hào)調(diào)理單元

模擬信號(hào)調(diào)理單元主要完成輸入模擬信號(hào)的端接匹配、放大、衰減、濾波，如圖2所示。信號(hào)調(diào)理單元由阻抗匹配模塊，數(shù)控衰減器以及低噪聲運(yùn)算放大器組成。低噪聲運(yùn)算放大器采用Hittite公司的HMC460LC5，這是一款GaAs工藝的低噪聲運(yùn)算放大器，支持直流到20GHz帶寬。HMC460LC5能夠提供14dB的增益，其噪聲系數(shù)只有2.5dB。數(shù)控衰減器采用Hittite公司的HMC424ALP3E，這是一款DC到13GHz的數(shù)控衰減器，能夠提供0.5dB步進(jìn)的可調(diào)衰減，最大衰減值31.5dB［2］。

圖2 調(diào)理電路

3.2 模數(shù)轉(zhuǎn)換單元

為實(shí)現(xiàn)寬帶頻譜信號(hào)的采集，系統(tǒng)中采用E2V公司的EV10AQ190采樣率5GS/s ADC，EV10AQ190支持的最高采樣率為5Gsps，支持四通道1.25GS/s，雙通道2.5GS/s，單通道5GS/s三種采樣模式，采樣位數(shù)10bit。其－3dB輸入帶寬可達(dá)3.2GHz，1.2GHz輸入頻率下動(dòng)態(tài)無(wú)雜散范圍54dBc。芯片具有500mVpp模擬輸入幅度，采用LVDS輸出總線與FPGA通訊。每通道功耗為1.4W。EV10AQ190內(nèi)部有四個(gè)獨(dú)立的1.25GS/s ADC，具有移相功能的時(shí)鐘緩沖器，模擬多路開(kāi)關(guān)以及采樣保持電路。在四通道交錯(cuò)采樣模式下，1.25GHz時(shí)鐘及其延時(shí)90°/180°/270°共四路時(shí)鐘，分別提供給四個(gè)并行的模數(shù)轉(zhuǎn)換內(nèi)核。此時(shí)ADC相當(dāng)于1路5GS/s采樣，可以對(duì)2.5GHz以下的帶寬實(shí)現(xiàn)全覆蓋采樣［3］。

3.3 高速調(diào)相時(shí)鐘發(fā)生單元

高速ADC對(duì)于采樣時(shí)鐘的要求十分嚴(yán)格，時(shí)鐘抖動(dòng)將會(huì)制約ADC信噪比的提高。在器件選擇上尤其要關(guān)注芯片引入的抖動(dòng)（jitter），所以在器件選取和電路設(shè)計(jì)上，必須嚴(yán)格控制器件抖動(dòng)，以保證整個(gè)時(shí)鐘路徑引入的總抖動(dòng)盡可能小。對(duì)于ADC所需的2.5GHz高速時(shí)鐘，只有使用鎖相環(huán)才能保證高頻時(shí)鐘的穩(wěn)定性，故用鎖相環(huán)芯片產(chǎn)生內(nèi)部采樣時(shí)鐘，鎖相環(huán)用于鎖定采樣時(shí)鐘頻率，而時(shí)鐘選擇芯片用于設(shè)置ADC內(nèi)外時(shí)鐘之間的切換。電路結(jié)構(gòu)如圖3所示。其中鎖相環(huán)（PLL）采用Hittite公司的HMC1034，這是一款高頻時(shí)鐘發(fā)生芯片，內(nèi)部集成有低噪聲鎖相環(huán)，其頻率范圍能夠涵蓋125－3000MHz，附加的抖動(dòng)低于78fs，相位噪聲低至－165dBc/Hz［4］。

3.4 高速傳輸單元

高速傳輸單元由兩塊基于FPGA的高速傳輸卡組成，其中每塊FPGA與ADC后端的FPGA通過(guò)光纖相連，其通訊協(xié)議采用AURORA協(xié)議。Aurora8B/10B是一個(gè)面向高速串行通信的可擴(kuò)展輕量級(jí)鏈路層協(xié)議，該協(xié)議規(guī)范是開(kāi)放型規(guī)范，可用于Xilinx芯片器件中。Aurora可以以低成本、高數(shù)據(jù)速率、可擴(kuò)展、靈活的方式構(gòu)建串行數(shù)據(jù)通道。系統(tǒng)中的FPGA選用XILINX公司的KINTEX－7系列FPGA，具有較高性能和較低功耗。KINTEX－7系列FPGA還支持PCIE2.08X收發(fā)器，適合在系統(tǒng)中用于實(shí)現(xiàn)基于PCIE協(xié)議的高速傳輸。傳輸單元還集成有DDR3內(nèi)存顆粒，用于數(shù)據(jù)高速緩存。

圖3 時(shí)鐘電路

4 系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件針對(duì)應(yīng)用需求而設(shè)計(jì)，主要功能是負(fù)責(zé)把ADC采集的數(shù)據(jù)傳輸?shù)酱鎯?chǔ)陣列中。軟件通過(guò)DMA方式，首先把數(shù)據(jù)從采集卡傳輸?shù)缴衔粰C(jī)主內(nèi)存，上位機(jī)軟件再把內(nèi)存數(shù)據(jù)轉(zhuǎn)存到固態(tài)存儲(chǔ)單元中。系統(tǒng)軟件針對(duì)數(shù)據(jù)采集中的高速數(shù)據(jù)傳輸方式進(jìn)行優(yōu)化設(shè)計(jì)，在PCIE 2.0協(xié)議上能夠?qū)崿F(xiàn)2GB/s的數(shù)據(jù)傳輸速率，通過(guò)利用雙通道技術(shù)，系統(tǒng)的總數(shù)據(jù)吞吐量能夠達(dá)到5GB/s。

上位機(jī)軟件負(fù)責(zé)與驅(qū)動(dòng)程序交互，設(shè)計(jì)統(tǒng)一應(yīng)用程序訪問(wèn)接口和用戶(hù)程序界面，監(jiān)視采集卡的狀態(tài)和通信鏈路狀態(tài)。為保證穩(wěn)定的數(shù)據(jù)傳輸速率，本系統(tǒng)程序采用多線程方式設(shè)計(jì)，支持不同通道乒乓操作。應(yīng)用程序通過(guò)DMA方式把數(shù)據(jù)傳到客戶(hù)機(jī)的主存當(dāng)中，同時(shí)把主存中的數(shù)據(jù)通過(guò)DMA方式傳輸?shù)酱鎯?chǔ)卡。為了保證傳輸速率，存儲(chǔ)過(guò)程為主線程，采集過(guò)程開(kāi)辟新線程，實(shí)現(xiàn)多線程操作，提升系統(tǒng)的數(shù)據(jù)存儲(chǔ)速率。此外，上位機(jī)軟件可以配置DMA控制/狀態(tài)寄存器控制DMA操作。DMA控制/狀態(tài)寄存器映射于PCIExpress Memory BAR0空間，客戶(hù)端軟件通過(guò)Memory Write和Read周期訪問(wèn)寄存器。上位機(jī)軟件通過(guò)初始化DMA控制寄存器發(fā)起DMA傳輸，而通過(guò)狀態(tài)寄存器，以中斷方式通知Root Complex DMA傳輸完成［2］。

4.1 多線程高速傳輸技術(shù)

從軟件上來(lái)講，該系統(tǒng)由驅(qū)動(dòng)程序、上位機(jī)控制程序、存儲(chǔ)設(shè)備接口程序組成。數(shù)據(jù)從采集卡流入，進(jìn)入內(nèi)存，然后數(shù)據(jù)再?gòu)膬?nèi)存進(jìn)入存儲(chǔ)設(shè)備。然而，當(dāng)數(shù)據(jù)寫(xiě)入內(nèi)存時(shí)，不能同時(shí)讀出該內(nèi)存空間的數(shù)據(jù)。從而使內(nèi)存成為了互斥資源，制約了數(shù)據(jù)傳輸效率。用戶(hù)通過(guò)虛擬內(nèi)存對(duì)內(nèi)存空間進(jìn)行管理，實(shí)際上的物理內(nèi)存空間可能是分散并且不連續(xù)的?，F(xiàn)在的高速采集卡都支持Scatter－Gather技術(shù)，由于需要不斷的在不同內(nèi)存空間中切換，DMA的效率不高。針對(duì)以上問(wèn)題，運(yùn)用一種超大緩存流水線DMA傳輸與存儲(chǔ)技術(shù)，其基本架構(gòu)如圖4所示。

圖4 超大緩存流水線傳輸與存儲(chǔ)技術(shù)

在該方案中，數(shù)據(jù)通過(guò)DMA方式從采集卡傳輸?shù)絻?nèi)存，內(nèi)存中的數(shù)據(jù)再通過(guò)DMA方式存入存儲(chǔ)卡。由于采集卡的數(shù)據(jù)是實(shí)時(shí)輸出的，如果傳輸速度稍慢，就會(huì)導(dǎo)致數(shù)據(jù)累積，從而出現(xiàn)丟數(shù)［6］。高性能存儲(chǔ)卡或存儲(chǔ)陣列一般都基于閃存，其存儲(chǔ)速度也具有一定的波動(dòng)性。為了保證數(shù)據(jù)能夠完整的存下來(lái)，設(shè)計(jì)了如圖4中的超大緩存方案。首先，該緩存空間很大，通常是GB這個(gè)級(jí)別；其次，該空間是在初始化卡的時(shí)候，由驅(qū)動(dòng)程序負(fù)責(zé)申請(qǐng)，該空間在物理上是連續(xù)的，能夠保證DMA傳輸?shù)男阅?。把該空間分割成許多存儲(chǔ)節(jié)點(diǎn)，形成一個(gè)環(huán)結(jié)構(gòu)。采集卡的數(shù)據(jù)從環(huán)尾寫(xiě)入，數(shù)據(jù)再?gòu)沫h(huán)頭讀出，寫(xiě)和讀都分別有獨(dú)立的線程操作。在寫(xiě)入數(shù)據(jù)過(guò)程中，只要環(huán)中間還有剩余空間，就會(huì)持續(xù)寫(xiě)入。負(fù)責(zé)讀出的線程只要發(fā)現(xiàn)環(huán)中還有數(shù)據(jù)，就會(huì)持續(xù)讀出并存入存儲(chǔ)卡中。兩個(gè)線程都是基于DMA進(jìn)行數(shù)據(jù)傳輸，它們實(shí)際占用的CPU計(jì)算資源很少，線程切換不存在沖突。

該方法具有以下優(yōu)點(diǎn)：第一，寫(xiě)入與讀出分離，兩個(gè)線程獨(dú)立，減少了線程切換開(kāi)銷(xiāo)；第二，大緩存能夠有效緩沖數(shù)據(jù)，克服存儲(chǔ)卡速度不穩(wěn)定因素；第三，能夠?qū)崟r(shí)監(jiān)測(cè)數(shù)據(jù)傳輸狀態(tài)，若緩存空間占用比例太大，達(dá)到百分之百，說(shuō)明存儲(chǔ)速度慢，可能丟數(shù)；第四，由于物理空間連續(xù)，能夠保證最高的DMA傳輸效能。

4.2 驅(qū)動(dòng)程序開(kāi)發(fā)

驅(qū)動(dòng)程序負(fù)責(zé)上位機(jī)與采集卡之間的指令傳送、DMA傳輸控制、緩存空間的管理，它是保證整個(gè)傳輸系統(tǒng)性能的關(guān)鍵［7］，其基本架構(gòu)如圖5所示。

控制指令主要用來(lái)監(jiān)測(cè)采集卡狀態(tài)、配置卡工作模式，如卡的工作狀態(tài)、溫度信息、卡上的內(nèi)存空間使用情況、卡的采集模式等。應(yīng)用程序發(fā)送指令，然后經(jīng)過(guò)驅(qū)動(dòng)程序翻譯，轉(zhuǎn)變?yōu)锽AR空間的寄存器讀寫(xiě)操作，最后反饋相應(yīng)的信息給應(yīng)用程序［5］。DMA操作時(shí)由應(yīng)用程序發(fā)起，經(jīng)過(guò)驅(qū)動(dòng)程序轉(zhuǎn)變成DMA請(qǐng)求，驅(qū)動(dòng)程序配置相應(yīng)參數(shù)，其中包括設(shè)置DMA大小，DMA的地址，數(shù)據(jù)傳輸方式等。當(dāng)DMA請(qǐng)求完成后，采集卡會(huì)給驅(qū)動(dòng)程序發(fā)送中斷請(qǐng)求，接收到中斷請(qǐng)求后完成整個(gè)DMA操作，通知上位機(jī)應(yīng)用程序。緩存管理的工作主要是監(jiān)測(cè)緩存狀態(tài)，實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)隊(duì)列，保證不出現(xiàn)數(shù)據(jù)丟失的情況。驅(qū)動(dòng)程序申請(qǐng)連續(xù)的物理空間，把物理空間劃分成一連串存儲(chǔ)節(jié)點(diǎn)，構(gòu)成數(shù)據(jù)存儲(chǔ)隊(duì)列。新數(shù)據(jù)從隊(duì)列首進(jìn)入，舊數(shù)據(jù)從隊(duì)列尾讀出。當(dāng)隊(duì)列快滿(mǎn)時(shí)，向應(yīng)用程序發(fā)出警報(bào)，調(diào)整數(shù)據(jù)傳輸策略，進(jìn)行數(shù)據(jù)存儲(chǔ)。

圖5 驅(qū)動(dòng)程序架構(gòu)

5 系統(tǒng)測(cè)試

為驗(yàn)證系統(tǒng)性能，采用了多種手段對(duì)系統(tǒng)性能進(jìn)行測(cè)試。為測(cè)試系統(tǒng)的動(dòng)態(tài)參數(shù)，搭建如圖6所示的測(cè)試系統(tǒng)。測(cè)試系統(tǒng)中使用高精度射頻信號(hào)源產(chǎn)生一個(gè)單頻正弦電壓信號(hào)（0dB，10MHz到2GHz），經(jīng)過(guò)ADC電路采集到FPGA，F(xiàn)PGA將存儲(chǔ)下來(lái)的數(shù)字化波形通過(guò)Chipscope進(jìn)行觀測(cè)，采集結(jié)果送到計(jì)算機(jī)進(jìn)行FFT變換，最后根據(jù)前述公式計(jì)算出SNR，THD，SINAD，SFDR等指標(biāo)。表1列出了系統(tǒng)的主要測(cè)試指標(biāo)和實(shí)測(cè)結(jié)果。

圖6 測(cè)試系統(tǒng)

表1 系統(tǒng)主要指標(biāo)和實(shí)測(cè)結(jié)果

從表1可以看出，系統(tǒng)在2GHz帶寬內(nèi)達(dá)到了較高的動(dòng)態(tài)指標(biāo)，能夠滿(mǎn)足高速頻譜信號(hào)的記錄需求。

6 結(jié)束語(yǔ)

為了保證在電磁頻譜監(jiān)測(cè)應(yīng)用系統(tǒng)中保證寬帶頻譜信號(hào)能夠完整并高速地記錄下來(lái)，系統(tǒng)設(shè)計(jì)通過(guò)采用超高速ADC、優(yōu)化傳輸方式、優(yōu)化數(shù)據(jù)存儲(chǔ)架構(gòu)等手段實(shí)現(xiàn)了超高速實(shí)時(shí)寬頻帶信號(hào)數(shù)據(jù)采集、傳輸與記錄。系統(tǒng)測(cè)試結(jié)果表明，在2GHz帶寬下，系統(tǒng)達(dá)到了較高的動(dòng)態(tài)性能（SNR＞40dB，SFDR＞48dB），能夠有效滿(mǎn)足寬帶頻譜監(jiān)測(cè)的需要，具有很高的實(shí)用價(jià)值。

［1］ 梁百川.戰(zhàn)場(chǎng)電磁頻譜監(jiān)測(cè)與管理［J］.航天電子對(duì)抗，2008（4）：38－41.

Liang Baichuan.TMonitoring and management of battlefield electromagnetic spectrum［J］.AEROSPACE ELECTRONICWARFARE，2008（4）.38－41.

［2］ HMC460LC5 data sheet.Hittite Microwave［J/OL］.2014，http：//www.hittite.com/content/documents/data＿sheet/hmc460lc5.pdf.

［3］ EV10AQ190 data sheet.e2v technologies［J/OL］.2013 http：//www.e2v.com/products/ev10aq190a－quad－10－bit－1－25－2－5－5－gsps－adc/.

［4］ HMC1034 data sheet.Hittite Microwave［J/OL］.2014，http：//www.hittite.com/content/documents/data＿sheet/HMC1034.pdf.

［5］ 劉波，庫(kù)錫樹(shù)，孫兆林.基于PCIE總線協(xié)議的數(shù)據(jù)采集設(shè)備驅(qū)動(dòng)程序?qū)崿F(xiàn)［J］.工業(yè)控制計(jì)算機(jī)，2007，20（7）：28－29.

Liu bo，Ku xishu，Sunzhaolin.Driver Develop of Data Gathering Device Based on PCIE［J］.INDUSTRIAL CONTROL COMPUTER，2007，20（7）：28－29.

［6］ 李晃，鞏峰，陳彥化.基于PCIE驅(qū)動(dòng)程序的數(shù)據(jù)傳輸卡DMA傳輸［J］.電子科技，2014（1）：117－120.

LIHuang，GONG Feng，CHEN Yanhua.Data Transmission Card Based on the PCIE Driver［J］.Electronic Science and Technology，2014（1）：117－120.

［7］ 李木國(guó)，黃影，劉于之.基于PCIe總線的高速數(shù)據(jù)采集卡設(shè)計(jì)與實(shí)現(xiàn)［J］.測(cè)控技術(shù)，2013（7）：19－22.

Limuguo，Huang ying，Liuyuzhi.Design and Implementation of a High－Speed Data Acquisition Card Based on PCIe Bus［J］.Measurement＆Control Technology，2013（7）：19－22.

［8］ 易偉，徐欣，孫兆林.基于WDF的PXIe接口驅(qū)動(dòng)程序開(kāi)發(fā)［J］.微處理機(jī)，2011（4）：86－88，92.

YIWei，XU Xin，SUN Zhao－lin.Development of Driver for PXle Port based on WDF［J］.Microprocessors，2011（4）：86－88，92.

Design on a High speed Real－time W ide Band Spectrum Signal Acquisition System

Ding Hongyi，Liu Qixu
（China National Administrations of Gnss and Applications，Beijing 100088，China）

This paper introduces a novel wide－band real time signal acquisition system which is consist of signal conditioning unit，clock generating unit，ADC unit，F(xiàn)PGA，high speed buffering unit，PCIE interface and powermodules.Bymeans of ultra－h(huán)igh speed ADC，optimized transferring strategy，and optimized data storage architecture，the system realizes high speed wideband signal recording，transferring and storage.The software of system applies dual－channel technology which achieves 5GB/s data throughput.The test results show that the system achieves the satisfied dynamic performance in 2GHz bandwidth and meets the requirements of high speed spectrum signal recording.

Real－time signal；Data acquisition；Ultra high speed；Wide band；Spectrum recording；Data transferring

10.3969/j.issn.1002－2279.2015.05.023

TP274

A

1002－2279（2015）05－0088－04

丁宏毅（1974－），男，遼寧省興城市人，學(xué)士，工程師，主研方向：衛(wèi)星導(dǎo)航定位、信號(hào)分析處理。

2014－10－23