孫朕,郝長峰

(河南省高遠公路養(yǎng)護技術(shù)有限公司，新鄉(xiāng) 453003)

?

單片機的電磁抗擾度仿真與實驗研究*

孫朕,郝長峰

(河南省高遠公路養(yǎng)護技術(shù)有限公司，新鄉(xiāng) 453003)

針對單片機的電磁兼容問題，采用了實驗和仿真相結(jié)合的方式，研究了單片機的電磁抗擾度。首先利用DPI法測試單片機的電磁抗擾度，其次提出了一種基于DPI的單片機電磁抗擾度ICEM模型，利用IC-EMC仿真軟件在不同的頻率下對單片機的內(nèi)核電壓進行仿真，結(jié)果表明在低頻段仿真結(jié)果和實驗測試結(jié)果一致性較好，使用該模型可以對單片機的電磁抗擾度進行預(yù)測。

電磁兼容；DPI；電磁抗擾度

引 言

微控制器(單片機)是道路無損檢測系統(tǒng)中的重要組成部分，確保了道路無損檢測控制系統(tǒng)的實時性和精確性，其可靠性對于檢測系統(tǒng)的安全穩(wěn)定運行起著至關(guān)重要的作用。隨著電磁環(huán)境日益惡劣，作為自動控制的核心部件，單片機的電磁兼容性逐漸成為芯片性能的重要指標(biāo)。

電磁兼容是指設(shè)備或系統(tǒng)在電磁環(huán)境中不受干擾能正常工作并不對該環(huán)境中任何事物構(gòu)成不能承受的電磁干擾的能力。國外一些研究機構(gòu)在集成電路(Integrated Circuit，IC)電磁發(fā)射方面進行了研究并獲得了階段性成果，但是關(guān)于電磁抗擾度的研究卻進展緩慢，迄今為止還沒有標(biāo)準(zhǔn)的仿真方法和模型，其研究難點在于如何建立精確的模型結(jié)構(gòu)和模擬各種復(fù)雜的內(nèi)部噪聲和外部噪聲對IC抗擾度的影響。因此，提出高效的抗擾度建模解決方案和實現(xiàn)抗擾度模型應(yīng)用，一直都是IC電磁干擾特性的研究熱點。

STM32系列單片機是意法半導(dǎo)體公司生產(chǎn)的基于ARM Cortex-M3內(nèi)核的單片機，主要應(yīng)用于電氣控制、工業(yè)現(xiàn)場等有電磁干擾的地方。使用直接功率注入法(Direct Power Injecting，DPI)測試STM32系列單片機的傳導(dǎo)電磁抗擾度，建立ICEM模型,通過IC-EMC仿真軟件在不同頻率下進行仿真，仿真結(jié)果表明,在頻率200 MHz以下該模型和實驗結(jié)果一致。

1 單片機的電磁抗擾度實驗

在采用DPI法(IEC62132-4)測試IC電磁抗擾度過程中，通過一個去耦模塊注入到單片機的引腳上來實現(xiàn)RF(Radio Frequency)干擾，去耦模塊通常是一個串聯(lián)電阻的電容。典型的DPI法測試實驗設(shè)備如圖1所示。

圖1 DPI法測試電磁抗擾度

通過對定向耦合器的前向功率和反射功率進行測量,可以觀察RF干擾源的信號。測試中采用50 Ω的同軸電纜和與50 Ω匹配的PCB板走線，可以減少反射的影響，確保從RF到DUT(Deceive Under Test)之間的功率注入阻抗都是50 Ω。整個功率注入系統(tǒng)相當(dāng)于一個50 Ω的匹配電阻，包括RF干擾源、RF放大器、定向耦合器和用來測試實驗的PCB板。

實驗中測試的單片機是144引腳LQFP封裝的STM32F103ZET6，單片機固定在PCB中間，其中RF干擾源采用了信號發(fā)生器(安捷倫HP8648C合成信號發(fā)生器，輸出頻率范圍為100 kHz～3.2 GHz)產(chǎn)生的正弦信號連續(xù)波，使用SMA(Subminiature A)連接器將單片機的引腳和RF信號主入口相連接，功率放大器選用SMA高頻功率放大器(ZHLMini-circuits，輸出功率28 dBm)，測試過程中將RF信號注入到單片機的VDD端，由于是在高注入功率條件下多次實驗，因此需要采用大功率電容作為去耦電容(圖1中DC Block),去耦網(wǎng)絡(luò)由4.7 μH電感串聯(lián)電阻構(gòu)成，+5 V直流電源通過去耦網(wǎng)絡(luò)和單片機VDD端相連。

STM32F1032ET6單片機的工作主頻是16 MHz，通過編程實現(xiàn)以下功能：P1.0引腳輸出占空比為50%的PWM方波信號，觀察示波器(泰克TDS3054C)在單片機VDD端加入干擾信號后的PWM方波是否失真。如果波形失真，則判斷所測試的單片機失效。RF干擾信號的頻率設(shè)置從1 MHz開始，接著逐步提高RF干擾信號的頻率值，直至輸出的PWM方波信號失真。將目標(biāo)功率設(shè)置成5 W(36 dBm),記錄DUT出現(xiàn)故障時的上一次的頻率和RF干擾信號的功率，接著逐步提高頻率進行下一次實驗。當(dāng)頻率較高時，增加頻率的步長可以大一些；當(dāng)頻率較低時，增加的頻率步長小一些。測試實驗直到頻率增加到1000 MHz時結(jié)束，整個測試流程如圖2所示。

圖2 測試流程圖

2 抗擾度模型建立

針對直接功率注入DPI標(biāo)準(zhǔn)測試方法，單片機的傳導(dǎo)抗擾度模型主要由3 個模塊組成，即DPI注入路徑模塊、I/O 端口模塊和PDN模塊。

2.1 DPI注入路徑模塊

根據(jù)實際的DPI干擾注入路徑，該模塊由 RF干擾源、耦合器、SMA連接器、耦合電容、PCB走線和封裝模型組成,如圖3所示。

圖3 DPI注入路徑模塊

圖中：由 Rsma、Lsma、Csma、Rsma組成SMA連接器模型；由Rdpi、Cdpi組成DPI電容模型；由Rpcb、Lpcb、Cpcb組成PCB走線模型，被測引腳PT3的封裝模型由Rpt3、Lpt3、Cpt3組成。

2.2 I/O端口模塊

I/O端口模塊(見圖 4)由輸入電容、ESD保護二極管和施密特觸發(fā)器模型組成，其功能是將輸入電壓轉(zhuǎn)換為邏輯信號輸出。其中施密特觸發(fā)器模型的滯回特性用 1個反饋回路進行模擬，ESD保護二極管模型由微控制器IBIS數(shù)據(jù)表提取。

圖4 I/O端口模塊

實驗表明，單片機I/O端口的輸入阻抗隨著外部RF干擾頻率的升高呈現(xiàn)動態(tài)、非線性的變化規(guī)律，該模塊在電源和地之間增加了動態(tài)、非線性因素(Rvar1、Rvar2、Cadj組成的電路子結(jié)構(gòu))。其中2個對稱的可變電阻Rvar1、Rvar2反映了I/O端口輸入電阻隨外部干擾的變化，其值與RF 干擾頻率有關(guān)，Cadj為調(diào)節(jié)電容，用于模擬I/O端口與基底之間的容性耦合效應(yīng)。

2.3 PDN模塊

PDN模塊如圖5所示，直流電源的去耦網(wǎng)絡(luò)由電阻Rchoke和電感Lchoke組成，電容CVddVss1是電源的濾波電容，單片機內(nèi)部的PDN網(wǎng)絡(luò)和電源引腳的封裝模型由RVddR、LVddR、RVssR、LVssR和CVddVss2組成，單片機的內(nèi)部核心網(wǎng)絡(luò)由Rdie1、Cdie、Rdie2、RVddVss組成。在內(nèi)核網(wǎng)絡(luò)上由電壓探針檢測電壓的變化，STM32F103ZET6的內(nèi)核工作電壓是3.3 V，如果內(nèi)核受到干擾會使電壓偏離正常的工作電壓，從而對單片機造成影響，進而無法實現(xiàn)正常的功能。例如PWM方波信號的失真，如果在干擾信號下內(nèi)核正常工作電壓失效，則判定單片機失效。

圖5 PDN模塊

3 抗擾度仿真流程及結(jié)果

3.1 DPI測量電磁抗擾度仿真流程

IC-EMC2.5和WinSPICE1.03模擬仿真器配合使用,可以對集成電路的電磁發(fā)射、電磁輻射和電磁抗擾度等性能進行仿真，還可以將實驗測量數(shù)據(jù)進行比對。電磁抗擾度仿真流程如圖6所示，首先在IC-EMC2.5中建立DPI注入路徑模塊、I/O 端口模塊和PDN模塊的結(jié)構(gòu)和參數(shù)，RF干擾源為正弦波，在每個仿真的頻率點線性增加幅值。其次對抗擾閾值和干擾源頻率步長等參數(shù)進行設(shè)定，運行WinSPICE進行仿真，即可得出各個頻率點被測I/O 端口的輸出電壓。仿真結(jié)束后，通過IC-EMC2.5的處理工具可根據(jù)抗擾閾值自動提取出仿真頻率上的前向功率和反射功率值。最后通過在不同頻率上循環(huán)執(zhí)行上述提取程序，便可以獲得全頻帶抗擾度曲線。

圖6 DPI測量電磁抗擾度仿真流程

3.2 仿真結(jié)果分析

設(shè)置RF源的仿真頻率范圍為1 MHz到1 GHz，仿真點為40個，設(shè)置失效閾值上限為+5.5 V，下限為+3.5 V，掃描信號幅值范圍10～50 dBm，幅值為線性增加，頻率步長為100 kHz。運行IC-EMC2.5和WinSPICE1.03，仿真結(jié)果如圖7所示。

圖7 電磁抗擾度仿真結(jié)果和實驗結(jié)果

從圖7中可以看出在低頻范圍內(nèi)，實驗測試曲線和仿真曲線擬合度良好；在高頻范圍內(nèi)，則誤差較大。一方面仿真使用的分立元件不可能完全代表單片機的實際物理構(gòu)造，另一方面電磁抗擾度測量實驗本身也存在很多不確定的因素。

電磁抗擾度模型仿真曲線提供了抗擾度預(yù)測的信息，同時也提供了單片機失效的噪聲輸入功率值。在低頻范圍內(nèi)，輸入緩沖器處在高阻狀態(tài)，內(nèi)核電壓的抗擾度較低，隨著頻率的提高，PDN網(wǎng)絡(luò)和內(nèi)核網(wǎng)絡(luò)的輸入阻抗不是簡單的容性，輸入緩沖器脫離高阻態(tài)，抗擾度閾值提高。在高頻范圍內(nèi)與實驗測試結(jié)果有較大偏差，下一步將對PDN網(wǎng)絡(luò)建模結(jié)構(gòu)進一步優(yōu)化，通過增加去耦電容等保證電源網(wǎng)絡(luò)的低阻抗，優(yōu)化片內(nèi)和片外設(shè)計。

結(jié) 語

[1] IEC 62014-3-2002.Integrated circuit electromagnetic model[S].

[2] IEC 62132-4-2006.Integrated circuits:measurement of electromagnetic immunity 150 kHz to 1 GHz,part 4 direct RF power injection method[S].

[3] 孫哲,張斌.電磁兼容抗擾度試驗的探討[J].電網(wǎng)技術(shù),2007,31(S1):237-238.

[4] Carleton R.An overview of standards in electromagnetic compatibility for integrated circuits[J].Microelectron Journal,2004,35(6):487-496.

[5] Ross B.IBIS and ICEM interaction[J].Microelectron Journal,2004,35(6):497-500.

[6] 田聰穎.微控制器電磁抗擾度特性的建模研究[D].北京:華北電力大學(xué),2011.

孫朕(碩士)，主要從事電氣檢測自動控制工作。

Microcontroller Electromagnetic Immunity Simulation and Experimental Study

Sun Zhen,Hao Changfeng

(Henan Gaoyuan Maintenance Technology of Highway Co.,Ltd.,Xinxiang 453003,China)

In order to solve the problem of the microcontroller electromagnetic compatibility,the paper researches the electromagnetic immunity using a combination of experimental and simulation methods.Firstly,the microprocessor electromagnetic immunity is tested with DPI.Secondly,an electromagnetic immunity ICEM model is proposed based DPI.IC-EMC simulation software is used to simulate a microprocessor core voltage at different frequencies.The results show that the simulation data agrees with the experimental data in low-band,so using the model can predict the electromagnetic immunity.

electromagnetic compatibility;DPI;electromagnetic immunity

國家國際科技合作專項項目(2012DFR80740);交通運輸部西部交通建設(shè)科技項目(2011 318 221 360)。

TP2115

A

士然

2014-12-25)