張文

【摘要】 文章針對高速數字電路信號完整性與電源完整性問題進行了分析，希望能夠為高速數字產品的研究人員提供一定的參考。

【關鍵詞】 高速數字電路 信號完整性 電源完整性

一、前言

隨著數字電路的快速發(fā)展以及電路工作頻率的不斷提高，高速數字電路系統越來越復雜，導致高速數字設備出現了越來越多的問題，例如信號路徑或者返回路徑上，由于受到阻抗突變等因素導致的失真與反射，影響了信號的完整性，解決信號完整性問題已經成為現代高速數字產品成敗的關鍵因素之一。因此，文章針對高速數字電路信號完整性以及電源完整性問題的研究具有非常重要的現實意義。

二、高速數字電路信號完整性問題分析

1高速數字電路信號完整性的概念。信號完整性即信號的完整程度，具體來說就是信號由驅動端傳輸到接收端后波形的失真程度，其主要的作用是研究數字信號和互連線的電壓電流波形相互作用時，其電氣特性參數對產品性能的影響程度。串擾通常是由于導線之間的電磁耦合作用導致的，互感導致的耦合電壓稱之為感性耦合；互容導致的耦合電流稱之為容性耦合，由于現代高速數字電路中存在非常密集的聯想，導致走線自身和周圍的軸線電磁場之間存在非常嚴重的耦合，如果串擾電壓達到一定的數值，將會嚴重的影響高速數字電路信號的完整性；反射指的是當傳輸線的負載和特性阻抗不相配時，從驅動端發(fā)出的信號到達指定接收端后，會導致一部分信號沿著傳輸線反射回驅動端，導致信號波形出現畸變問題，嚴重的影響信號的完整性

2高速數字電路信號完整性問題的研究。文章采用信號完整性軟件HyperLynx對串擾以及反射等影響信號完整性的因素進行分析，該種軟件能夠為高速數字電路信號完整性提供一個良好的分析環(huán)境，例如后仿真環(huán)境、前仿真環(huán)境等，能夠實現從幾十兆赫茲至幾千赫茲電路信號的完整性，并且該種軟件具有非常友好的截面，受到眾多工程師的青睞。

1）串擾的仿真分析。過大的串擾會導致高速數字電路的誤觸發(fā)，影響信號的完整性。主要包括：（1）信號前沿的空間延伸，信號上升時間內信號速度與上升時間之間的關系表示為：RT×ν=d（公式1），公式中，v表示信號的速度；RT表示信號的上升時間；d表示上升時間的空間延伸；（2）信號前沿的飽和長度，信號從驅動端輸出后，如果耦合區(qū)域長度超過了前沿的空間延伸，會導致偶和噪聲值呈現飽和狀態(tài)，達到一個相對穩(wěn)定的狀態(tài)，因此將等于信號前言的空間延伸的偶和長度當做信號前言的飽和長度；（3）感性偶和電流，感性偶和電流的公式表示為：

（公式2），公式中，LmL代表單位長度互感；I代表動態(tài)線上的信號電流；VL代表靜態(tài)線上感性偶和噪聲電壓；（4）容性偶和電流，容性偶和電流的公式表示為： （公式3），公式中V為信號電壓；Cm為前沿工件延伸長度上的偶和互容；IC為從動態(tài)線流到靜態(tài)線上的總的容性偶和噪聲電流。2）反射的仿真分析。反射信號量通常受到瞬態(tài)阻抗的影響，反射系數ρ為反射信號和入射信號的幅值之比，假設交界面之前的瞬態(tài)阻抗表示為Z1，交界面后的瞬態(tài)阻抗表示為Z2，則，其中Vinc為入射電壓，Vrefl為反射電壓。同時，采用點對點拓撲的通用端接策略和仿真分析以及遠端RC端接策略與仿真分析，再采用一些降低發(fā)射問題的措施，能夠降低反射對信號完整性的影響。

三、高速數字電路電源完整性問題的分析

針對高速數字電路電源完整性問題的研究，需要從以下幾個方面進行：（1）PDNA的組成，PND組要包括芯片內半導體電源分配網絡、封裝電源分配網絡、PCB電源分配網絡、系統外配電網絡等；（2）同時開關噪聲，同時開關噪聲最大值的表示公式表示為： （公式4），公式中VDD為電源電壓；LP表示等效寄生電感；tr表示輸入信號的上升時間；βn表示NMOS管的傳導系數；n表示同時開關的單元個數；（3）采用目標阻抗法進行PDN去耦網絡設計，目標阻抗的公式表示為（公式5），公式中，P表示平均功率；ripple表示允許的電壓波動；Vdd表示系統的供電電壓；Ztarget表示目標阻抗，采用目標阻抗法進行PDNA去耦網絡設計的步驟表示為：確定目標阻抗、進行PCB板的頻率掃描、確定相應的去耦電容。采用目標阻抗發(fā)設計的PDN去耦網絡，能夠盡可能的降低輸入阻抗，并能夠準確的判斷哪些頻點上存在電源噪聲，并采取有效的措施進行處理。

四、結束語

總而言之，近年來數字高速電路設計頻率在不斷的提高，隨著集成電路中各種功能電能數量的增多，互連線的數量也在不斷的增加，這對高速數字電路信號的完整性以及電源完整性造成了一定程度的影響。文章針對影響高速數字電路信號完整性以及電源完整性的因素，希望能夠為實際設計人員提供一定的參考。

參 考 文 獻

[1]王海娜.高速數字電路中信號和電源完整性分析[D].鄭州大學，2010，（6）.

[2]劉波.高速數字電路信號完整性與電源完整性的研究[D].西安電子科技大學，2011，（3）.