張?jiān)讫垼鯚ㄓ瘢瑓?峰，崔興柱，張 飛，梁曉華，彭文溪，劉雅清，董亦凡，郭東亞，樊瑞睿，高 旻，趙小蕓，蔣文奇，龔 軻，吳 帝，周大衛(wèi)，禹金標(biāo)

（1.吉林大學(xué)物理學(xué)院，吉林長(zhǎng)春 130012；2.中國(guó)科學(xué)院高能物理研究所粒子天體物理重點(diǎn)實(shí)驗(yàn)室，北京 100049）

硅探測(cè)器信號(hào)電荷分配技術(shù)的研究

張?jiān)讫?，2，王煥玉2，吳 峰2，崔興柱2，張 飛2，梁曉華2，彭文溪2，劉雅清2，董亦凡2，郭東亞2，樊瑞睿2，高 旻2，趙小蕓2，蔣文奇2，龔 軻2，吳 帝2，周大衛(wèi)2，禹金標(biāo)2

（1.吉林大學(xué)物理學(xué)院，吉林長(zhǎng)春 130012；2.中國(guó)科學(xué)院高能物理研究所粒子天體物理重點(diǎn)實(shí)驗(yàn)室，北京 100049）

大規(guī)模陣列Si-PIN探測(cè)器和DSSD探測(cè)器與Front-end ASIC耦合時(shí)的動(dòng)態(tài)范圍匹配是亟待解決的問題。本文基于硅探測(cè)器信號(hào)的產(chǎn)生與特性，設(shè)計(jì)了3種解決探測(cè)器與前端電子學(xué)動(dòng)態(tài)范圍匹配問題的耦合方法，并結(jié)合理論模型與實(shí)驗(yàn)結(jié)果的對(duì)比分析，驗(yàn)證了3種方法的可行性。

硅探測(cè)器；前端電子學(xué)；耦合；ASIC

在目前的空間探測(cè)中，高能粒子探測(cè)越來(lái)越多地采用陣列型的Si-PIN或DSSD硅探測(cè)器［1］。硅探測(cè)器的前端電子學(xué)大多會(huì)采用ASIC搭建，如中國(guó)暗物質(zhì)粒子探測(cè)衛(wèi)星的硅探測(cè)器分系統(tǒng)和中國(guó)電磁監(jiān)測(cè)試驗(yàn)衛(wèi)星高能粒子探測(cè)器的望遠(yuǎn)鏡系統(tǒng)。由于Front-end ASIC的可選擇型號(hào)有限，動(dòng)態(tài)范圍基本不可調(diào)，因此，硅探測(cè)器與Front-end ASIC的耦合技術(shù)研究是必要的。本文基于硅探測(cè)器信號(hào)的產(chǎn)生與特性，設(shè)計(jì)3種解決探測(cè)器與前端電子學(xué)動(dòng)態(tài)范圍匹配問題的耦合方法，并結(jié)合理論模型與實(shí)驗(yàn)結(jié)果對(duì)比分析，驗(yàn)證3種方法的可行性。

1 硅探測(cè)器信號(hào)特性與測(cè)量流程

1.1 硅探測(cè)器平均電離能

在半導(dǎo)體探測(cè)器中，沿入射帶電粒子的入射軌跡會(huì)產(chǎn)生很多電子-空穴對(duì)，其產(chǎn)生的過程可是原初的也可是次級(jí)的。如帶電粒子可能會(huì)產(chǎn)生高能電子，高能電子再產(chǎn)生電子-空穴對(duì)，如圖1所示。硅半導(dǎo)體探測(cè)器的入射帶電離子產(chǎn)生1對(duì)電子-空穴對(duì)所耗費(fèi)的平均能量，稱為平均電離能［2］。大量實(shí)驗(yàn)證明，平均電離能對(duì)同樣類型的粒子是額定的，不會(huì)因其能量大小而改變。粒子入射硅探測(cè)器所產(chǎn)生的電荷量Qs為：

其中：E為入射粒子在硅探測(cè)器中的沉積能量；Ei為入射粒子在硅半導(dǎo)體中的平均電離能；e為電子電量。

圖1 PN型硅探測(cè)器工作原理Fig.1 Operating principle of PN detector

1.2 硅探測(cè)器信號(hào)測(cè)量流程

硅探測(cè)器本身產(chǎn)生的信號(hào)微弱，且存在時(shí)間短（ns量級(jí)），因此采用電荷靈敏放大器作為前置放大電路。信號(hào)經(jīng)電荷靈敏放大器放大后，還需經(jīng)電子學(xué)系統(tǒng)的處理后才能從中分析出入射粒子的信息，其一般處理流程如圖2所示［3］。

硅探測(cè)器輸出的信號(hào)為電荷信號(hào)，需經(jīng)過一電流積分電路（電荷靈敏前置放大器），將硅探測(cè)器的電荷信號(hào)收集，送入電子學(xué)系統(tǒng)；再經(jīng)過高通濾波器，即微分電路，去除信號(hào)中的低頻成分，取前沿代表的能量信息；然后，通過低通濾波電路，即積分電路，將信號(hào)峰展寬，成形為類高斯信號(hào)（圖3）；成形后的信號(hào)為適合于模數(shù)轉(zhuǎn)換的信號(hào)，可再經(jīng)過采樣保持電路或峰值保持電路，將峰值信息提取后進(jìn)行模數(shù)轉(zhuǎn)換，也可采用高速AD芯片直接將類高斯信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后再處理；得到的數(shù)字信號(hào)根據(jù)需求的不同，由不同的數(shù)據(jù)管理系統(tǒng)進(jìn)行處理分析，得到所需要的物理結(jié)果。

圖2 硅探測(cè)器信號(hào)處理一般流程Fig.2 General signal process of Si detector

圖3 硅探測(cè)器信號(hào)的成形Fig.3 Signal shaping of Si detector

1.3 硅探測(cè)器耦合方式

硅探測(cè)器與前端電子學(xué)耦合方式可分為兩種（圖4）：直流耦合和交流耦合。對(duì)于DSSD探測(cè)器，由于需引出探測(cè)器兩極信號(hào)，故一般采用交流耦合方式；對(duì)于Si-PIN探測(cè)器，交流耦合與直流耦合方式均可。

圖5為一種簡(jiǎn)化的交流耦合的阻容反饋型電荷靈敏前置放大電路。在此電路的設(shè)計(jì)中，無(wú)需考慮探測(cè)器漏電流的大小，電路結(jié)構(gòu)簡(jiǎn)單，具有很高的適應(yīng)性和靈活性。然而，來(lái)自探測(cè)器的信號(hào)被分流為i1和i2，僅i1對(duì)前置放大電路的輸出有貢獻(xiàn)，i2被損失掉。

由于硅探測(cè)器輸出的是電荷信號(hào)，且很微弱，很難像光電倍增管一樣直接分為兩路進(jìn)行高低動(dòng)態(tài)范圍的測(cè)量。因此，利用硅探測(cè)器與前端電子學(xué)的耦合特性，對(duì)信號(hào)進(jìn)行調(diào)整，解決動(dòng)態(tài)范圍匹配的問題。在實(shí)際應(yīng)用中，硅探測(cè)器與Front-end ASIC耦合有3種方法可對(duì)動(dòng)態(tài)范圍進(jìn)行適當(dāng)調(diào)整：電荷-電壓-電荷（Q-V-Q）轉(zhuǎn)換法、單路分流衰減法和雙路分流衰減法。

圖4 硅探測(cè)器耦合方式Fig.4 Coupling mode of Si detector

圖5 硅探測(cè)器交流耦合方式Fig.5 AC coupling mode of Si detector

2 Q-V-Q轉(zhuǎn)換法與單路分流衰減法

2.1 Q-V-Q轉(zhuǎn)換法

在使用散列元器件直接搭建的前置放大電路中，常使用雙柵極JFET作為前置放大電路的第一級(jí)。硅探測(cè)器的電荷信號(hào)通過JFET電路后被放大為電壓信號(hào)，然后再經(jīng)過二級(jí)運(yùn)算放大器放大。Q-V-Q轉(zhuǎn)換法的核心是運(yùn)用JFET管的優(yōu)良特性來(lái)解決硅探測(cè)器信號(hào)與ASIC動(dòng)態(tài)范圍不匹配的問題，如圖6所示。圖6中C1相當(dāng)于硅探測(cè)器與前端電路相連的交流耦合電容，起到隔直流的作用。硅探測(cè)器電荷信號(hào)Q1通過電容C1，經(jīng)JFET管放大為電壓信號(hào)V。利用電容充放電原理，只需選擇合適的小電容C2，就能將電壓信號(hào)V轉(zhuǎn)換為適合ASIC動(dòng)態(tài)范圍的電荷信號(hào)Q2。

這種方法的優(yōu)點(diǎn)為不僅可將大信號(hào)進(jìn)行線性衰減，還可將小信號(hào)進(jìn)行放大，關(guān)鍵在于耦合電容C2的選擇。缺點(diǎn)為JFET放大電路可能帶來(lái)噪聲干擾和其他一些問題，也增加了功耗。

2.2 單路分流衰減法

當(dāng)粒子入射DSSD時(shí)，DSSD的兩極均會(huì)有信號(hào)收集、輸出。雖然電子的收集速度比空穴快3倍，但二者的收集時(shí)間均為幾十ns，對(duì)電子學(xué)而言，其差異可忽略。兩極的信號(hào)包含了入射粒子的沉積能量信息和位置信息，其中沉積能量信息是相同的。DSSD與前端電子學(xué)采用交流耦合方式，如圖7所示。

圖6 硅探測(cè)器信號(hào)Q-V-Q轉(zhuǎn)換法示意圖Fig.6 Schematic diagram of Q-V-Q conversion of Si detector

對(duì)于交流耦合方式，耦合電容除可隔離高壓外，還能起到調(diào)節(jié)信號(hào)的作用。DSSD產(chǎn)生電荷量Qdet，經(jīng)耦合電容衰減后到達(dá)前端電子學(xué)輸入端的電荷量為Qin＝εcQdet。其中，εc為耦合電容的收集效率：

基于式（2），調(diào)整圖7中的CC1與CC2，使其分別實(shí)現(xiàn)測(cè)量小信號(hào)和電荷衰減的功能。對(duì)于沉積能量高的入射粒子，兩個(gè)極性的ASIC均能提供位置信息，測(cè)量衰減信號(hào)的ASIC提供能量信息；對(duì)于沉積能量低的入射粒子，兩個(gè)極性的ASIC均能提供位置信息，正常收集電荷的ASIC提供能量信息。從而解決DSSD探測(cè)器與前端電子學(xué)動(dòng)態(tài)范圍匹配的問題。

圖7 交流耦合模式下的DSSD單通道匹配電路示意圖Fig.7 Schematic diagram of DSSD single-channel matching circuit of AC coupling mode

使用PSPICE軟件建模，將DSSD探測(cè)器等效為200pF分布電容和2GΩ電阻的等效電路進(jìn)行模擬。DSSD的結(jié)面由V1提供負(fù)高壓，經(jīng)C1、C2兩級(jí)濾波后交流耦合輸出，DSSD的歐姆面直流耦合輸出，如圖8所示。其中，結(jié)面耦合電容C5為50、100、150、…、1 000pF，共20個(gè)等差變量。

圖8 DSSD單通道匹配電路PSPICE建模Fig.8 PSPICE modeling of DSSD single-channel matching circuit

由圖8可看出，結(jié)面和歐姆面輸出電流相同，結(jié)面耦合電容的改變，對(duì)結(jié)面和歐姆面輸出電流均有顯著的影響。其規(guī)律與耦合電容收集效率經(jīng)驗(yàn)公式基本相符，如圖9所示?？煽闯觯碚撚?jì)算和模擬結(jié)果基本吻合。為更好地驗(yàn)證這一理論，使用241Am 5.486MeVα源對(duì)硅探測(cè)器（為簡(jiǎn)化實(shí)驗(yàn)，選用250mm2、500μm厚Si-PIN探測(cè)器）進(jìn)行測(cè)試，α粒子在硅探測(cè)器上完全沉積，理論沉積能量轉(zhuǎn)換的電荷量為241fC。圖10為實(shí)驗(yàn)中幾種不同耦合電容下的輸出波形，可看出，隨著耦合電容的增大，輸出信號(hào)幅度也增大。

圖9 DSSD匹配電路理論計(jì)算值與PSPICE模擬值對(duì)比Fig.9 Comparison between simulation result and theory calculation result of DSSD matching circuit

根據(jù)耦合電容收集效率公式可得出：

其中，QAm為241Am 5.486MeVα粒子在探測(cè)器中的沉積能量，可看作常數(shù)。則式（3）可轉(zhuǎn)換為：

其中：B為常數(shù)；A為探測(cè)器等效電容；x為耦合電容；y為輸出信號(hào)。

按照式（4）對(duì)實(shí)驗(yàn)數(shù)據(jù)進(jìn)行多次擬合，擬合結(jié)果如圖11所示，計(jì)算得到A＝89pF，即實(shí)驗(yàn)所用硅探測(cè)器分布電容為89pF，與該探測(cè)器理論值100pF非常接近，這說(shuō)明耦合電容衰減理論的可行性。

3 雙路分流衰減法

3.1 雙路分流理論與PSPICE建模

Si-PIN探測(cè)器只引出一路信號(hào)。單路衰減法適用于Si-PIN探測(cè)器，雖然可滿足動(dòng)態(tài)范圍，但單路衰減法對(duì)小信號(hào)的測(cè)量誤差較大。因此，在單路衰減法的基礎(chǔ)上，設(shè)計(jì)雙路衰減電路，圖12為Si-PIN探測(cè)器雙路衰減模式示意圖。

圖10 不同耦合電容輸出信號(hào)Fig.10 Output signals of different coupling capacitances

圖11 多個(gè)耦合電容下測(cè)量結(jié)果的擬合曲線Fig.11 Fitting curve of test results for a few coupling capacitances

圖12 Si-PIN探測(cè)器雙路衰減模式Fig.12 Two-channel decaying mode of Si-PIN detector

在信號(hào)獲取端將信號(hào)分為兩路，一路進(jìn)入較大的耦合電容C1，另一路進(jìn)入較小的耦合電容C2。由于C1＋C2的值遠(yuǎn)大于探測(cè)器的電容，所以，可忽略探測(cè)器電容分電荷Q′。此時(shí)電荷量主要在C1與C2之間分配，其比例遵循式（5）：

使用PSPICE建模，將Si-PIN探測(cè)器等效成89pF分布電容和2GΩ電阻的等效電路進(jìn)行模擬。圖13為Si-PIN探測(cè)器雙路衰減模式探測(cè)器電子學(xué)系統(tǒng)的PSPICE建模，圖13中C7為1 000pF，為與實(shí)測(cè)結(jié)果對(duì)比，C6分別為3、10、22、33、50、100、150、200、470、680、1 000pF。

3.2 實(shí)驗(yàn)結(jié)果及對(duì)比

使用Puα源對(duì)雙路衰減模式下的探測(cè)器電子學(xué)系統(tǒng)進(jìn)行測(cè)試，結(jié)果如圖14所示?？煽闯?，改變C2的幅度衰減效果顯著，電荷在C1與C2之間的分配趨勢(shì)也非常明顯。測(cè)量時(shí)直接讀取示波器波形幅度，會(huì)帶來(lái)一定誤差，所以每次實(shí)驗(yàn)時(shí)C1與C2的總幅度會(huì)稍有不同。

圖13 Si-PIN探測(cè)器雙路衰減模式PSPICE的建模Fig.13 PSPICE modeling of two-channel decaying mode of Si-PIN detector

圖14 Puα源測(cè)試結(jié)果Fig.14 Test result of Pu alpha source

圖15為雙路衰減模式下，改變C2，C2與C1的比與對(duì)應(yīng)的輸出電壓之比的PSPICE模擬、實(shí)驗(yàn)、理論計(jì)算對(duì)比?？煽闯?，PSPICE模擬結(jié)果和理論計(jì)算值基本吻合；實(shí)驗(yàn)結(jié)果除1個(gè)數(shù)據(jù)點(diǎn)外，其他數(shù)據(jù)點(diǎn)與另外兩個(gè)曲線吻合得較好。

3.3 動(dòng)態(tài)范圍測(cè)試

為測(cè)試雙路衰減法的動(dòng)態(tài)范圍，根據(jù)沉積能量的模擬結(jié)果，使用信號(hào)發(fā)生器模擬Si-PIN探測(cè)器產(chǎn)生的信號(hào)進(jìn)行測(cè)試，如圖16所示。

探測(cè)器加反向偏壓，保持正常工作狀態(tài)。為模擬探測(cè)器產(chǎn)生的電荷信號(hào)，應(yīng)用信號(hào)發(fā)生器產(chǎn)生10～1 000mV臺(tái)階電平信號(hào)Vs，經(jīng)1pF電容，轉(zhuǎn)換為10～1 000fC電荷信號(hào)Qs。C1為1 000pF，C2為50pF，由于C1＋C2遠(yuǎn)大于探測(cè)器電容Cdet，因此忽略Q′，Qs被C1和C2分流為Q1、Q2。在兩片VA140的動(dòng)態(tài)范圍內(nèi)，得到雙路分流衰減模式下兩個(gè)通道的電荷分配結(jié)果如圖17所示?？煽闯?，在動(dòng)態(tài)范圍內(nèi)，兩路信號(hào)的線性較好，說(shuō)明雙路分流方式并不影響能量線性。根據(jù)實(shí)驗(yàn)結(jié)果得到Q1／Q2＝21.03±2.09，與理論值Q1／Q2＝1 000pF／50pF＝20對(duì)比可知，實(shí)驗(yàn)結(jié)果與理論結(jié)果比較吻合。

圖15 PSPICE模擬、實(shí)驗(yàn)、理論計(jì)算值對(duì)比Fig.15 Comparison of PSPICE simulation，experiment and theory calculation results

圖16 雙路衰減模式的動(dòng)態(tài)范圍測(cè)試示意圖Fig.16 Dynamic range test diagram of two-channel decaying mode

在VA芯片動(dòng)態(tài)范圍之外的實(shí)驗(yàn)結(jié)果如圖18所示。

當(dāng)未衰減通道處于飽和狀態(tài)時(shí)，電荷分配規(guī)律發(fā)生變化，50pF通道分得的電荷較原來(lái)的多。1 000pF通道飽和后，將50pF通道測(cè)試的數(shù)據(jù)單獨(dú)提取出來(lái)處理，可看出，輸入電荷量為200～1 000fC時(shí)，50pF通道的線性擬合較好，擬合度為0.992 62，符合線性規(guī)律。只要對(duì)動(dòng)態(tài)范圍外的能量點(diǎn)進(jìn)行標(biāo)定，將衰減后測(cè)得數(shù)值與標(biāo)定數(shù)值進(jìn)行對(duì)比，即能準(zhǔn)確推斷出入射粒子的沉積能量。

圖17 雙路衰減模式在VA芯片動(dòng)態(tài)范圍內(nèi)的電荷分配測(cè)試結(jié)果Fig.17 Charge distribution test result of two-channel decaying mode within VA device dynamic range

圖18 雙路衰減模式在VA芯片動(dòng)態(tài)范圍外的電荷分配實(shí)驗(yàn)結(jié)果Fig.18 Charge distribution test result of two-channel decaying mode out of VA device dynamic range

4 宇宙線測(cè)試結(jié)果

為研究雙路衰減模式下小信號(hào)無(wú)法測(cè)量的問題，采用厚為500μm、面積為500mm2的Si-PIN探測(cè)器進(jìn)行宇宙線實(shí)驗(yàn)，宇宙線實(shí)驗(yàn)望遠(yuǎn)鏡系統(tǒng)示意圖如圖19所示，其測(cè)試1 000pF通道的宇宙線能譜。Si-PIN的上、下面各放置一塊厚1cm，面積為5cm×5cm的塑料閃爍體，通過其可產(chǎn)生觸發(fā)信號(hào)。

圖19 宇宙線實(shí)驗(yàn)望遠(yuǎn)鏡系統(tǒng)示意圖Fig.19 Schematic diagram of cosmic ray telescope system

圖20為1 000pF耦合電容通道宇宙線實(shí)驗(yàn)結(jié)果，可看出，宇宙線的沉積能譜十分清晰，說(shuō)明雙路衰減實(shí)驗(yàn)對(duì)小信號(hào)的影響在可控的范圍內(nèi)。

圖20 1 000pF耦合電容通道宇宙線實(shí)驗(yàn)結(jié)果Fig.20 Cosmic ray test result of 1 000pF coupling resistance channel

根據(jù)1 000pF宇宙線擊中的有效事例，從50pF通道（衰減通道）噪聲譜中提取出宇宙線的能譜（圖21）。其峰值為3.136，與圖20中1 000pF通道峰值58.86的比例為1∶19，耦合電容比例為1∶20，比值非常接近，符合雙路衰減的原理，略有差異是由于50pF通道能譜是從噪聲譜中提取的，噪聲對(duì)其影響較大。

圖21 50pF耦合電容通道提取的宇宙線實(shí)驗(yàn)結(jié)果Fig.21 Cosmic ray test result extracted from 50pF coupling resistance channel

5 結(jié)論

本文通過理論分析，提出了3種解決硅探測(cè)器與Front-end ASIC動(dòng)態(tài)范圍匹配的耦合方案。通過實(shí)驗(yàn)與理論對(duì)比，驗(yàn)證了3種方法的可行性。Q-V-Q轉(zhuǎn)換法在測(cè)量小信號(hào)方面優(yōu)勢(shì)較明顯，但會(huì)增加系統(tǒng)噪聲和功耗。單路分流衰減法對(duì)于小信號(hào)測(cè)量誤差較大。雙路分流衰減法可很好地滿足硅探測(cè)器與Front-end ASIC動(dòng)態(tài)范圍匹配要求，且對(duì)小信號(hào)的測(cè)量影響是可控的，相對(duì)于另外兩種方法更具優(yōu)勢(shì)。

［1］ WU Feng，WANG Huanyu.Design and performance study of the LEPD silicon tracker onboard the CSES satellite［J］.Chinese Physics C，2013，37（2）：026004.

［2］ 謝一岡，陳昌，王曼，等.粒子探測(cè)器與數(shù)據(jù)獲?。跰］.北京：科學(xué)出版社，2003.

［3］ SPIELER H.Semiconductor detector systems［M］.United Kingdom：Oxford University Press，2005.

Study on Charge Distribution of Silicon Detector Signal

ZHANG Yun-long1，2，WANG Huan-yu2，WU Feng2，CUI Xing-zhu2，ZHANG Fei2，LIANG Xiao-hua2，PENG Wen-xi2，LIU Ya-qing2，DONG Yi-fan2，GUO Dong－ya2，F(xiàn)AN Rui-rui2，GAO Min2，ZHAO Xiao-yun2，JIANG Wen-qi2，GONG Ke2，WU Di2，ZHOU Da-wei2，YU Jin-biao2
（1.College of Physics，Jilin University，Changchun130012，China；2.Key Laboratory of Particle Astrophysics，Institute of High Energy Physics，Chinese Academy of Sciences，Beijing100049，China）

The dynamic range matching technique between silicon detector（Si-PIN array detector and DSSD）and Front-end ASIC is the key technology.Three coupling methods to solve the problem of dynamic range matching were designed based on the generation and feature of silicon detector signal in this paper.The comparison result between the theoretical mode and experiment results shows that the coupling methods are feasible.

silicon detector；front-end electronics；coupling；ASIC

TL814

：A

：1000-6931（2015）01-0132-08

10.7538／yzk.2015.49.01.0132

2014-05-15；

2014-06-27

張?jiān)讫垼?990—），男，吉林長(zhǎng)春人，碩士研究生，應(yīng)用物理學(xué)專業(yè)