趙小珍，敬 敏，楊宗陽，劉 波

(1.中航華東光電有限公司，特種顯示技術(shù)國家工程實驗室，安徽省現(xiàn)代顯示技術(shù)重點實驗室，安徽蕪湖 241002;2.總參陸航部軍事代表局駐南京地區(qū)軍事代表室，江蘇南京 211100;3.中國人民解放軍駐電子十四所軍事代表室，江蘇南京 211100)

0 引言

DVI(數(shù)字視頻接口)是當前數(shù)字顯示領(lǐng)域研究和應用的熱點，面向DVI接口輸入、輸出的視頻處理技術(shù)不僅解決了顯示器高分辨率、高刷新率等問題，而且提高了穩(wěn)定性和顯示性能，具有支持高帶寬數(shù)據(jù)傳輸、信號無衰減、畫面清晰顯示等優(yōu)點，它被廣泛應用于航空、航天等領(lǐng)域。因此，面向DVI接口輸入、輸出的視頻控制器的研究具有重要意義［1］。

然而，DVI也有一個很大的缺點，就是傳輸距離短。通常情況下，一般的DVI電纜只能有效傳輸信號5 m左右，超過5 m就會產(chǎn)生信號的衰減。這個缺點極大地限制了DVI接口設備的普及和應用。此外，如果采用特殊的DVI光纖電纜，雖然連接簡單，但電纜造價高，線纜較粗，不太適合長距離布線?？傊?，傳輸距離短，成為制約DVI發(fā)展的因素之一。因此，如何延長DVI信號的傳輸長度成為一個迫在眉睫的問題。本文提出一種基于在終端設備增加軟件配置的方法，來實現(xiàn)DVI信號的長距離傳輸。

1 總體方案

系統(tǒng)由接口電路、解碼電路、電源變換電路、FPGA控制電路、解碼、編碼電路以及存儲電路組成。接口電路主要負責用戶接口信號的處理;解碼電路主要負責將用戶輸入的DVI信號解碼為TTL信號，輸入給FPGA處理;編碼電路是將FPGA處理的TTL信號編碼為LVDS信號送入液晶屏，進行相應的顯示;電源變換電路主要負責生成FPGA所需的各種電壓信號以及LCD顯示器所需3.3 V電壓;存儲電路主要負責FPGA程序代碼存儲。其總體方案的原理框圖如圖1所示。

2 FPGA實現(xiàn)

2.1 硬件設計

2.1.1 解碼、編碼芯片的選擇

圖1 總體方案原理框圖

根據(jù)用戶輸入信號的制式和標準，采用SiL1161芯片［2］作為DVI輸入信號解碼。該芯片采用了Panel Link數(shù)字技術(shù)，支持最高分辨率UXGA(25－165 MHz)的真彩色顯示(每像素24bit，16，777，216 色)，且可以選擇單像素或者雙像素輸出;其內(nèi)置PLL抗抖動電路，可以允許信號差動對中1個時鐘的不對稱，具有同步消除抖動的功能;3.3 V內(nèi)核工作電壓，內(nèi)置節(jié)電工作模式，可在時鐘探測電路檢測下自動進入低功耗待機模式;采用的可擴展CMOS結(jié)構(gòu)等一系列措施保證了產(chǎn)品的兼容性;支持熱拔插檢測，外圍電路簡單，簡化了 PC機與顯示器的高速、高分辨率混合信號的接口問題，降低了成本。此外，芯片自帶I2C配置模塊，極大地方便了設計開發(fā)人員對芯片寄存器的參數(shù)配置和優(yōu)化。液晶屏的接口為雙像素的奇偶LVDS信號，選用型號為 DS90C387AVJD的芯片［3］作為 LVDS信號編碼。此款芯片支持從SVGA到QXGA的分辨率，帶寬可以達到5.7 Gbit/s，完全兼容 LVDS接口標準。

2.1.2 時序控制模塊設計

該模塊主要負責對解碼的數(shù)據(jù)TTL信號、時鐘信號DCLK、數(shù)據(jù)時能信號DEN、行同步信號HSY、場同步信號VSY進行數(shù)據(jù)緩存后，輸出給后端處理設備。由于FPGA具有I/O接口靈活、低功耗、可編程、成本低等特點，主控芯片選用FPGA芯片XC3S400－4FGG456I，內(nèi)核電壓 1.2 V，擁有400 000門豐富邏輯資源，可供設計人員靈活使用。另外，程序存儲器選用XCF04SVOG20C，存儲容量為4 M空間，足夠滿足開發(fā)人員代碼設計［4］。另外，數(shù)據(jù)存儲器選擇 E2PROM，型號為 AT24C02［5］，該存儲器存儲容量2 K，外圍電路簡單，數(shù)據(jù)保留時間可達到100年，完全能夠滿足設計要求。

2.1.3 DVI解碼控制模塊設計

該模塊的設計主要針對SiL1161芯片采用I2C總線對內(nèi)部寄存器進行參數(shù)配置，達到預定的效果。另外，在硬件電路設計中，必須對SiL1161芯片管腳正確配置。其芯片關(guān)鍵引腳配置參數(shù)如表1所示。

表1 芯片關(guān)鍵引腳參數(shù)配置表

此外，根據(jù)相關(guān)資料及經(jīng)驗總結(jié)，SiL1161芯片上電復位時間至少大于10 μs，其內(nèi)部上電時序圖如圖2(a)所示，典型的外圍復位電路如圖2(b)所示。

圖2 復位延時及典型復位電路圖

2.2 軟件設計

2.2.1 寄存器配置及I2C寫時序圖

對SiL1161芯片內(nèi)部寄存器，通過I2C總線配置，可以滿足長達15 m電纜的信號傳輸，并且信號不失真、不衰減。SiL1161芯片內(nèi)部寄存器表如表2所示。

表2 SiL1161芯片內(nèi)部寄存器表

另外，I2C配置SiL1161芯片的寫時序圖如圖3所示。

2.2.2 軟件流程圖及代碼設計

根據(jù)I2C寫時序圖以及芯片內(nèi)部寄存器配置說明，對芯片關(guān)鍵參數(shù)進行配置，其FPGA軟件流程圖如圖4所示。

圖3 I2C寫時序圖

圖4 FPGA軟件流程圖

根據(jù)FPGA流程圖，進行FPGA代碼設計［6］。其主要功能模塊代碼如下:

3 結(jié)論

本文針對長距離DVI信號傳輸，采用內(nèi)部集成均衡功能的專用解碼芯片SiL1161和FPGA軟件I2C配置方法，簡化了硬件設計的復雜性以及節(jié)省了PCB設計成本。而且，文中從方案設計、硬件設計以及軟件設計方面，詳細闡述了具體實現(xiàn)方法。試驗表明，該方案可以實現(xiàn)長度長達15 m標準電纜的DVI信號傳輸，獲得信號質(zhì)量無缺失、無失真的結(jié)果。此方法具有效率高、通用性好、硬件成本低、可靠性高的特點。

［1］趙小珍，劉波，朱標，等.基于FPGA多路機載冗余圖像處理系統(tǒng)的設計與實現(xiàn).現(xiàn)代電子技術(shù)，2013，36(23):161－164.

［2］Silicon Image.SiL1161 Panel Link Receiver Data Sheet.USA:Silicon Image，2005.

［3］National Semiconductor.DS90C387A/DS90CF388A Dual Pixel LVDS Display interface/FPD － Link.USA:National Semiconductor，2002.

［4］Xilinx.Spartan － 3 FPGA Family:Complete Data Sheet.USA:Xilinx，2005.

［5］Atmel.Two － wire Serial EEPROM.USA:Atmel，2005.

［6］楊強浩.基于EDK的FPGA嵌入式系統(tǒng)開發(fā).北京:機械工業(yè)出版社，2008.