摘 要： 研究在混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中應(yīng)用現(xiàn)場(chǎng)可編程門陣列技術(shù)的措施。在混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，分析設(shè)計(jì)需求，運(yùn)用現(xiàn)場(chǎng)可編程門陣列技術(shù)，優(yōu)化系統(tǒng)設(shè)計(jì)措施，有助于提升系統(tǒng)設(shè)計(jì)性能提升系統(tǒng)質(zhì)量。在混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中應(yīng)用現(xiàn)場(chǎng)可編程門陣列技術(shù)，提升系統(tǒng)應(yīng)用精確度可達(dá)到8.0%。在混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，運(yùn)用現(xiàn)場(chǎng)可編程門陣列技術(shù)，不僅可以保證信息安全，也可以最大限度地提高系統(tǒng)設(shè)計(jì)的靈活性，降低系統(tǒng)設(shè)計(jì)成本，發(fā)揮積極影響。

關(guān)鍵詞： 系統(tǒng)設(shè)計(jì)； 混沌數(shù)字通信； 現(xiàn)場(chǎng)可編程門陣列技術(shù)； 信息安全

中圖分類號(hào)： TN710?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）24?0121?03

Design of chaos digital communication system based on FPGA technology

YIN Shujuan

（College of Information Science and Technology， Baotou Teachers’ College， Baotou 014030， China）

Abstract： The measure of applying the field programmable gate array （FPGA） technology in the design of chaos digital communication system is analyzed. In design of the chaos digital communication system， it is conducive to improvement of the system design performance and system quality to analyze the design requirements， adopt FPGA technology and optimize the measures of system design. The application of FPGA technology in the design of chaos digital communication system makes the application accuracy of the system increased by 8.0%. In design of the chaos digital communication system， the application of FPGA technology can guarantee the information security， improve the flexibility of the system design to the maximum extent， reduce the cost of system design， and play a positive impact.

Keywords： system design； chaos digital communication； FPGA technology； information safety

基于當(dāng)前混沌研究的發(fā)展，完善混沌數(shù)字通信系統(tǒng)設(shè)計(jì)工作，提升系統(tǒng)性能，有助于確保通信系統(tǒng)安全性。在混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，可以強(qiáng)化系統(tǒng)設(shè)計(jì)工作，這對(duì)促進(jìn)計(jì)算機(jī)網(wǎng)絡(luò)安全發(fā)展，有著很大的影響。以下對(duì)此做具體分析。

1 現(xiàn)場(chǎng)可編程門陣列技術(shù)

1.1 技術(shù)原理

現(xiàn)場(chǎng)可編程門陣列技術(shù)（FPGA），也就是一種集成形式電路封裝技術(shù)，在現(xiàn)場(chǎng)可編程門陣列技術(shù)中，可以利用編程邏輯電路圖以及源代碼，在硬件描述語言中進(jìn)行編程，從而指定硬件芯片將如何工作，應(yīng)用集成電路（ASIC）實(shí)現(xiàn)邏輯函數(shù)，提升系統(tǒng)設(shè)計(jì)功能優(yōu)勢(shì)。 FPGA的可編程邏輯元件包含所謂的“邏輯塊” ，并有分等級(jí)的可重新構(gòu)成的連線連接，使邏輯塊間“有線連在一起”，這有點(diǎn)像一個(gè)片上可編程板。邏輯塊可以被配置以執(zhí)行復(fù)雜的組合功能，也可以僅僅是簡(jiǎn)單的邏輯門和異或關(guān)系。在大多數(shù)的FPGA的邏輯塊中還包括存儲(chǔ)單元，這可以是簡(jiǎn)單的觸發(fā)器或多個(gè)完整的內(nèi)存塊。

1.2 現(xiàn)場(chǎng)可編程門陣列結(jié)構(gòu)

最常見的FPGA體系結(jié)構(gòu)包括一個(gè)可配置邏輯塊陣列（CLB），I/O焊盤和路由渠道。一般而言，所有的路由通道都具有相同的寬度（電線的數(shù)量）。多個(gè)輸入/輸出焊盤可以安裝在陣列中的一行或一列上。應(yīng)用電路必須被映射到一個(gè)FPGA上。而CLB數(shù)和I/O要求容易從設(shè)計(jì)確定，即使相同的邏輯設(shè)計(jì)上一些路由跟蹤需要也可能有很大的不同（例如，一個(gè)交叉開關(guān)比具有相同門數(shù)的脈沖陣列需要更多的路由數(shù)）。

2 系統(tǒng)設(shè)計(jì)需求分析

在高速發(fā)展的信息時(shí)代，確保信息安全有重要作用，在混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，優(yōu)化系統(tǒng)設(shè)計(jì)水平，改進(jìn)其天然保密特性，使信息得到安全、保密的存儲(chǔ)，發(fā)揮了積極影響。在本次混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，需深入了解圖像的加密算法設(shè)計(jì)，并融入現(xiàn)場(chǎng)可編程門陣列技術(shù)，構(gòu)建混沌系統(tǒng)，以及通過Matlab平臺(tái)實(shí)現(xiàn)混沌通信保密，使自系統(tǒng)可以有效確?；煦缦到y(tǒng)數(shù)字圖像的保密通信，提升系統(tǒng)性能。在現(xiàn)場(chǎng)可編程門陣列技術(shù)應(yīng)用中，包括對(duì)系統(tǒng)的數(shù)字信號(hào)處理，軟件編程等多個(gè)方面，優(yōu)化系統(tǒng)設(shè)計(jì)水平，以便可以提升系統(tǒng)性能。

3 混沌數(shù)字通信設(shè)計(jì)措施

3.1 系統(tǒng)應(yīng)用算法

混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，應(yīng)用混沌算法，利用不同混沌加密，使用不同的混沌系統(tǒng)的映射函數(shù)來生成混沌序列；然后用該混沌序列作為密鑰序列，密鑰序列與明文進(jìn)行運(yùn)算得到加密密文，密文經(jīng)過傳輸，在接收端將隱藏在密文中的明文信息解讀出來。其數(shù)學(xué)模型可用以下方法描述：

明文序列：

[X∞=X0，X1，…， Xi∈GFq]

亂數(shù)流：

[K∞=K0，K1，…， Ki∈GFq]

明文序列和“亂數(shù)流”能夠生成密文序列：

[Y∞=Y0，Y1，…]

式中[Yi=Xi+Ki，i=0，1，2，…]

在混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，混沌系統(tǒng)可生成數(shù)量較多、類似噪聲和可以再生的混沌序列。這種序列很難重構(gòu)和預(yù)測(cè)，從而使密碼分析者幾乎不可能破譯，因此非常適合信息加密處理后再傳輸?；煦鐢?shù)字通信基本原理如圖1所示。

圖1 混沌數(shù)字通信原理圖

把混沌數(shù)字通信中的數(shù)字化信息看成某種方式的編碼的二進(jìn)制數(shù)據(jù)流，然后可以通過混沌系統(tǒng)生成混沌序列，然后對(duì)該序列進(jìn)行處理，將序列跟圖像進(jìn)行運(yùn)算，傳輸數(shù)據(jù)。

3.2 系統(tǒng)現(xiàn)場(chǎng)可編程門陣列設(shè)計(jì)

在混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，運(yùn)用現(xiàn)場(chǎng)可編程門陣列，確保信息在通信過程中的惟一性，以便提升系統(tǒng)安全性。在該部分設(shè)計(jì)中，將會(huì)在基帶頻率中由FPGA執(zhí)行發(fā)送功能，且完成在DAC與ADC波形信道化的任務(wù)。并且這一過程中，還將會(huì)涉及到濾波、控制增益以及頻率轉(zhuǎn)換等操作。運(yùn)營(yíng)FPGA技術(shù)，還可以并行地處理多個(gè)信道任務(wù)。 在部分設(shè)計(jì)中，運(yùn)用現(xiàn)場(chǎng)可編程門陣列技術(shù)，主要可以檢驗(yàn)混沌數(shù)字通信中基帶處理任務(wù)，包括先導(dǎo)字段檢測(cè)、排序估計(jì)、ASK調(diào)制和解調(diào)、相關(guān)器處理和信號(hào)產(chǎn)生等。在現(xiàn)場(chǎng)可編程門陣列中，可以將收到的混沌數(shù)字通信中標(biāo)簽數(shù)據(jù)，通過串口、網(wǎng)絡(luò)接口被傳送到系統(tǒng)服務(wù)器中，提高場(chǎng)可編程門陣列集成度，可顯著提升系統(tǒng)性能，借助可編程邏輯，最大限度地提高混沌數(shù)字通信設(shè)計(jì)的靈活性，降低系統(tǒng)的設(shè)計(jì)成本。對(duì)于本系統(tǒng)設(shè)計(jì)，其源程序的代碼設(shè)計(jì)過程如下：

library ieee ；

use ieee. std_logic_1164.al l；

use ieee.std_logic_arith.all； use ieee. std_logic_unsigned.all； entity top is

port （ clk32mhz， reset，rxd，xmit_cmd_p_in：in std_logic ；

//定義系統(tǒng)中的總輸入、輸出信號(hào)

rec_ready， txd_out，txd_done_out： out std_logic ；

Txdbuf_in ： in std_logic_vector（7 downto 0） ；

//輸入待發(fā)送的數(shù)據(jù)

rec_buf ： out std_logic_vector（7 downto 0）） ；

//接收數(shù)據(jù)的緩沖區(qū)

End top；

Rbuf ： out std_logic_vector （7 downto 0）） end component；

Com ponent transfer

port （ bclkt，resett， xmit_cmd_p：in std_logic；

Ttxdbuf ：std_logic_vector（ 7 downto 0）；

Txd： out std_logic；

Txd_done ： out std_logic ）；

End component；

Com ponent baud

Port （ clk，resetb：in std_logic； bclk：out std_logic）；

End component；

signal b：std_logic；

begin

u1 ：baud port map（ clk=>clk32mhz ，resetb=>reset，

bclk=>b）；

u2： reciever port map（bclkr=>b，resetr=>reset，rxdr=>rxd，

r_ready=>rec_ready， rbuf=>rec_buf）；

u3： transfer

end Behavioral

3.3 系統(tǒng)構(gòu)建

本文基于現(xiàn)場(chǎng)可編程門陣列技術(shù)優(yōu)化設(shè)計(jì)系統(tǒng)?？梢栽贛atlab矩陣實(shí)驗(yàn)室中，設(shè)計(jì)混沌數(shù)字通信系統(tǒng)。首先，在混沌數(shù)字通信系統(tǒng)中加密數(shù)字圖像，形成Simulink模型，如圖2所示。

根據(jù)Logistic公式生成Logistic混沌序列，然后使用Matlab中的Simulink搭建Logistic映射函數(shù)，通過數(shù)學(xué)計(jì)算法則運(yùn)算，生成混沌序列。同時(shí)，可以在生成混沌序列的基礎(chǔ)上，然后再搭建數(shù)字混沌通信系統(tǒng)，其系統(tǒng)框圖如圖3所示。

圖2 混沌數(shù)字通信序列Simulink模型

圖3 數(shù)字通信混沌系統(tǒng)框圖

在混沌系統(tǒng)構(gòu)建模型中，Image From File模塊是對(duì)圖像數(shù)據(jù)進(jìn)行采集，然后在system中導(dǎo)入加密算法與Logistic混沌序列運(yùn)行計(jì)算，對(duì)圖像信息進(jìn)行加密，通過AWGN信道，進(jìn)入已經(jīng)導(dǎo)入解密算法代碼的system模塊，再次與Logistic序列運(yùn)算最后得到解密信息，最后顯示出來。

3.4 系統(tǒng)仿真

本次混沌系統(tǒng)通信傳輸中，仿真使用的數(shù)字圖像是256×256的PNG格式圖片，其原圖如圖4所示。

圖4 原始圖像

在加密過程中需要兩個(gè)Logistic混沌序列，所以根據(jù)圖4生成混沌序。接著，將像素的灰度值和上述計(jì)算出的混沌序列進(jìn)行位異或操作計(jì)算，這時(shí)生成的加密圖像在傳輸過程中是不完全的圖像，以確保混沌數(shù)字通信系統(tǒng)性能。同時(shí)，在混沌數(shù)字通信系統(tǒng)中，對(duì)于信息的解密過程中，其實(shí)解密也就是加密的逆過程。由加密的算法可知，解密上述加密的圖像只需直接將圖像的灰度值再次與混沌序列進(jìn)行異或運(yùn)算，這樣就得到解密圖像，解密圖像如圖5所示。

圖5 解密圖像

由上述加密解密圖像可以看出，經(jīng)像素值置亂加密的圖像具有原圖像的細(xì)節(jié)信息，這同時(shí)也說像素值置亂加密算法算是成功的。

4 基于現(xiàn)場(chǎng)可編程門陣列技術(shù)設(shè)計(jì)混沌數(shù)字通

信系統(tǒng)的意義

本文對(duì)以現(xiàn)場(chǎng)可編程門陣列技術(shù)為核心實(shí)現(xiàn)混沌數(shù)字通信系統(tǒng)設(shè)計(jì)，該設(shè)計(jì)可以提升系統(tǒng)串口通信整體結(jié)構(gòu)與性能功用，較容易地實(shí)現(xiàn)通用異步收發(fā)器總模塊。采用現(xiàn)場(chǎng)可編程門陣列技術(shù)對(duì)系統(tǒng)異步通信接口UART 進(jìn)行設(shè)計(jì)，提升系統(tǒng)應(yīng)用精確度達(dá)到8.0%，提升了系統(tǒng)應(yīng)用性能?；煦鐢?shù)字通信系統(tǒng)設(shè)計(jì)中，若是其發(fā)送器與接收器中的初始狀態(tài)不同，則在經(jīng)過短暫瞬態(tài)過程之后，系統(tǒng)就可以實(shí)現(xiàn)同步運(yùn)行；若信道傳輸有瞬間的誤差，經(jīng)過短暫的瞬態(tài)過程后，系統(tǒng)能恢復(fù)解密。應(yīng)用現(xiàn)場(chǎng)可編程門陣列技術(shù)，方便圖像加密，使解密圖像可以完全顯現(xiàn)原圖像。

5 結(jié) 語

綜上所述，將現(xiàn)場(chǎng)可編程門陣列技術(shù)應(yīng)用到混沌數(shù)字通信系統(tǒng)設(shè)計(jì)中，可以提升系統(tǒng)的設(shè)計(jì)性能，確保系統(tǒng)運(yùn)行的安全，簡(jiǎn)化系統(tǒng)設(shè)計(jì)步驟，降低系統(tǒng)設(shè)計(jì)成本，發(fā)揮積極應(yīng)用價(jià)值。

參考文獻(xiàn)

[1] 周武杰，禹思敏.基于現(xiàn)場(chǎng)可編程門陣列技術(shù)的混沌數(shù)字通信系統(tǒng)：設(shè)計(jì)與實(shí)現(xiàn)[J].物理學(xué)報(bào)，2009，58（1）：113?119.

[2] 王兆浪，肖沙里，霍暢，等.聲光頻移通信系統(tǒng)中接收技術(shù)研究[J].光電子技術(shù)，2012，32（1）：15?18.

[3] 李沖，楊澤彬，彭虎，等.基于FPGA的噴繪機(jī)高速光纖通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].機(jī)電工程，2010，27（9）：49?52.

[4] 李爽，趙媛，李曉青，等.基于AMBE?3000聲碼器的語音通信系統(tǒng)設(shè)計(jì)[J].電聲技術(shù)，2014，38（3）：70?73.

[5] 閆文輝，李洪祚，趙婷，等.無線激光通信系統(tǒng)中 DPIM 技術(shù)研究[J].光通信研究，2015（2）：58?61.

[6] 何世彪，楊迷，張青，等.OFDM電力線載波通信系統(tǒng)的AGC實(shí)現(xiàn)[J].世界科技研究與發(fā)展，2013（6）：720?722.

[7] 李勇，劉海濤.L?DACS1系統(tǒng)數(shù)字變頻器的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2015，38（3）：59?61，65.

[8] 林愛英，胡惠敏，賈樹恒，等.基于FPGA的通用異步收發(fā)器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（15）：121?123.