摘 要: SDH站點(diǎn)的交叉功能是實(shí)現(xiàn)業(yè)務(wù)配置和SDH網(wǎng)絡(luò)保護(hù)倒換功能的基礎(chǔ),它聯(lián)系起了支路信號和線路信號。首先通過對交叉架構(gòu)的設(shè)計(jì),使用軟件仿真實(shí)現(xiàn)SDH站點(diǎn)中的交叉連接系統(tǒng),完成SDH站點(diǎn)的交叉功能;其次,針對現(xiàn)網(wǎng)SDH站點(diǎn)的業(yè)務(wù)配置中,有時會出現(xiàn)內(nèi)部阻塞的情形,該交叉仿真系統(tǒng)能對低階交叉配置出現(xiàn)的內(nèi)部阻塞問題進(jìn)行模擬,以利于實(shí)際中的業(yè)務(wù)配置相關(guān)問題的分析與解決。為實(shí)現(xiàn)以上兩個主要仿真功能,這里結(jié)合VC?12幀的特點(diǎn),提出了一種基于改良TST結(jié)構(gòu)的低階交叉仿真部署方案CFTT。
關(guān)鍵詞: 交叉連接; 內(nèi)部阻塞; CFTT; 仿真設(shè)計(jì)
中圖分類號: TN926?34 文獻(xiàn)標(biāo)識碼: A 文章編號: 1004?373X(2015)03?0016?04
Simulation design of SDH network low?order cross connection
based on improved TST structure
HONG Tao1, YE Bin?bin2, HUANG Jun2, LIU Zhi?wei1
(1. Shenzhen Power Supply Bureau, Ltd., Shenzhen 518000, China; 2. South China University of Technology, Guangzhou 510640, China)
Abstract: The cross connection function of SDH station is the basis for service configuration and SDH network protection switching function. Due to the important role of the cross connection function in the SDH network, the cross connection architecture is designed in this paper and software simulation technology is used to achieve the cross connection function of SDH station. this cross connection simulation system is able to simulate the phenomenon of the inner obstruction which appears in the SDH low?order cross configuration sometimes. Therefore the simulation system can analyze and solve the problems of service configuration in reality. To achieve the above two major simulation functions, a low?order cross connection simulation program called CFTT (Connect First Test Then) based on the improved TST structure is proposed in combination with the characteristics of VC?12.
Keywords: cross connection; inner obstruction; CFTT; simulation design
0 引 言
廣泛應(yīng)用于傳送網(wǎng)的SDH站點(diǎn)是承載各種通信業(yè)務(wù)的基礎(chǔ)。在SDH網(wǎng)絡(luò)的站點(diǎn)中,交叉連接模塊是進(jìn)行業(yè)務(wù)配置的基礎(chǔ),它對線路板與支路板上的業(yè)務(wù)進(jìn)行分配,是線路與支路信號間的橋梁,是SDH站點(diǎn)數(shù)據(jù)處理分配關(guān)鍵的一環(huán)。針對SDH站點(diǎn)功能的應(yīng)用研究一直是工程技術(shù)人員的一項(xiàng)重要工作。在現(xiàn)網(wǎng)業(yè)務(wù)配置等交叉連接功能的應(yīng)用中,有時會出現(xiàn)業(yè)務(wù)配置界面顯示空余時隙,但出現(xiàn)下發(fā)失敗等內(nèi)部阻塞的情形。此類問題的研究無法借助于現(xiàn)網(wǎng)設(shè)備進(jìn)行。本文的背景即是希望使用軟件仿真技術(shù)完成對信號交叉連接和內(nèi)部阻塞等功能的模擬。
在文獻(xiàn)[1]中利用TST的交叉架構(gòu),完成高、低階的SDH交叉芯片的設(shè)計(jì),并利用FPGA相關(guān)技術(shù)進(jìn)行驗(yàn)證,這種方案證實(shí)了TST方案的可行性;文獻(xiàn)[2]設(shè)計(jì)了一種兩級結(jié)構(gòu)的4×4交叉連接矩陣;文獻(xiàn)[3]是對一個VC?4內(nèi)的VC?12進(jìn)行的時隙交叉進(jìn)行了系統(tǒng)設(shè)計(jì);文獻(xiàn)[4?5]分別論述了SDH交叉連接系統(tǒng)完整的系統(tǒng)組成和硬件實(shí)現(xiàn)細(xì)節(jié),系統(tǒng)的差異性主要體現(xiàn)在交叉規(guī)模和支路處理。
SDH交叉功能硬件實(shí)現(xiàn)的方案較多,但都未專門對SDH站點(diǎn)內(nèi)部阻塞產(chǎn)生的原因及針對特定的架構(gòu)模型進(jìn)行模擬分析。本文在交叉連接仿真系統(tǒng)的設(shè)計(jì)中,借助于仿真技術(shù)的優(yōu)勢,結(jié)合VC?12幀在總線上的信號具有類似同步時分信號的特點(diǎn),選取了一種重構(gòu)的TST結(jié)構(gòu),實(shí)現(xiàn)交叉連接的功能,并對交叉連接中的內(nèi)部阻塞進(jìn)行仿真研究。
1 交叉連接系統(tǒng)介紹
以中興某型多業(yè)務(wù)處理設(shè)備的交叉規(guī)模為例,交叉板將完成至多16路VC?4級別高階全交叉和1 008路VC?12級別低階全交叉的處理。線路送入的信號為串行VC?4,支路板為串行VC?12。
圖1 交叉連接系統(tǒng)組成
本文設(shè)計(jì)的交叉仿真系統(tǒng)具備與中興設(shè)備相同的交叉規(guī)模,系統(tǒng)組成如圖1實(shí)方框所示,交叉仿真板由高階交叉、第一適配級、低階交叉和第二適配級4個部分構(gòu)成。根據(jù)信號的處理流程分析,交叉板對于16路高階VC?4信號的處理,可以分為兩部分:即無需參與低階線路交叉和整體交叉的高階路,參與低階交叉并被第一適配級解復(fù)用再由第二適配級整合返回到線路中去的高階路。高階交叉級采用空分連接結(jié)構(gòu)完成VC?4幀間的高階交叉,不會產(chǎn)生阻塞,第一、二適配級主要完成VC?4到VC?12信號的轉(zhuǎn)換,因而本文設(shè)計(jì)的重點(diǎn)放在低階交叉級,實(shí)現(xiàn)VC?4、VC?12兩種顆粒度下低階線路與支路信號間的全交叉。
2 CFTT的低階交叉仿真
在圖1中的低階交叉級,本文提出了一種結(jié)合了VC?12復(fù)幀信號的格式特點(diǎn),減少交換時延、提高交換速率的交叉部署方案CFTT(Connect First Test Then,先預(yù)連接再檢驗(yàn))。CFTT是指仿真平臺根據(jù)用戶的業(yè)務(wù)配置,預(yù)先建立起VC?12級別交叉輸入輸出端口之間的映射關(guān)系,初始化交叉連接關(guān)系,再使用TST網(wǎng)絡(luò)模型對用戶交叉連接關(guān)系進(jìn)行校驗(yàn)驗(yàn)證,最后成功設(shè)置交叉連接。
該方案滿足了對交叉連接內(nèi)部阻塞模擬的仿真需求。考慮到VC?12顆粒具備同步時分信號特點(diǎn),CFTT的方案在基于對現(xiàn)有TST網(wǎng)絡(luò)改良基礎(chǔ)上,滿足仿真平臺對交叉連接功能的仿真需求。改良的TST網(wǎng)絡(luò)如圖2所示。
2.1 改良的TST網(wǎng)絡(luò)
檢驗(yàn)部分的改良TST網(wǎng)絡(luò)分成了三級,如圖2所示。
第一、二時分交換T級與空分交換的S級。T級均配置了數(shù)據(jù)存儲器和控制存儲器,S級配置了控制存儲器控制輸入總線上開關(guān)節(jié)點(diǎn)的開閉,不同于普通的TST網(wǎng)絡(luò),還設(shè)置了21路支路信號上下的總線與緩存。T級數(shù)據(jù)存儲器存儲代表著VC?12幀的編號,第一T級控制存儲器控制VC?12幀的讀出,第二T級控制存儲器控制VC?12幀的寫入,每個T級的存儲器均含有63個存儲單元。考慮到STM?4級別,設(shè)置了16個S級控制存儲器用于控制16條輸入總線,每個S級的控制存儲器設(shè)置了63個單元。
16路上的每個VC?4幀,經(jīng)過第一適配級的處理成為串行的63個VC?12幀,每個VC?12幀作為信道資源,承載了不同的凈負(fù)荷,低階交叉將在融入最多21路支路信號的基礎(chǔ)上,實(shí)現(xiàn)1 008個VC?12幀中凈負(fù)荷的重新分配,并隨著第二適配級的處理再次返回到線路中傳輸或者下行到支路板。
2.2 CFTT預(yù)連接
針對每一條交叉連接,根據(jù)描述格式上滿足惟一性、確定性以及最簡潔性的原則,對交叉連接信息的信源和信宿端口的表示采用了統(tǒng)一化的編號,對1 008路低接線路與21路支路共1 029路VC?12輸入端口按序進(jìn)行編號No1,對自次T級輸出的1 008路低階線路按序進(jìn)行編號No2。(No1,No2)即可表示一條交叉信息。對于第i路輸入總線上的第j個VC?12幀,其輸入的信源編號No1為(i*63+j-1)。對于第k路支路VC?12幀,其輸入的信源編號No1為(1 008+k)。對于第i路輸出總線上的第j個VC?12幀,其輸出的信宿編號No1為(i*63+j-1)。其中,0≤i≤15,1≤j≤63,0≤k≤20。
對于交叉網(wǎng)絡(luò),可以使用類似于映射的表示法,表示一條交叉信息信源和信宿端口的間的關(guān)系:對上述CFTT算法中的重構(gòu)TST網(wǎng)絡(luò)其統(tǒng)一化信源、信宿端口間存在著映射關(guān)系F:
[F(No2)=No1, 0≤No1≤1 028, 0≤No2≤1 007]
映射F涵蓋了廣播的情況,即一個輸入可能對應(yīng)多個輸出,但一個輸出端口只能對應(yīng)一個輸入。
2.3 CFTT的檢驗(yàn)法則
CFTT對預(yù)連接是采用檢驗(yàn)法則進(jìn)行篩選,篩選的實(shí)質(zhì)是按照TST網(wǎng)絡(luò)配置的方式,對各個連接進(jìn)行資源分配與控制存儲器的寫入。圖3中即列出了(VC4?0~ VC12?9),記為(0,9)到(14,7)以及(9,24)到(15,8)的交叉驗(yàn)證。交叉驗(yàn)證完成的標(biāo)志是,三級網(wǎng)絡(luò)中的控制存儲器的成功寫入,并且未發(fā)生內(nèi)部阻塞。
以數(shù)據(jù)A為例,講述TST處理的詳細(xì)過程。(0,9)到(14,7)是用戶從客戶端配置的一條交叉連接。數(shù)據(jù)A所在第0路中的第9個VC?12經(jīng)過時鐘控制順序?qū)懭氲降谝籘級DMA0(Data Memory A)的第9個數(shù)據(jù)存儲器中,DMA0對應(yīng)的控制存儲器CMA0(Control Memory A)中為A分配的是第12個內(nèi)部時隙,因此在CMA0的第12個單元寫入9,表示會在第12個內(nèi)部時隙讀出DMA0的單元9即數(shù)據(jù)A。S級采用的是輸入控制,因而每一條輸入總線擁有一個含63個單元的控制存儲器CMC(Control Memory C),由CMC單元的內(nèi)容即是輸出總線的編號,因此對應(yīng)于A所在第一條總線的第12個單元中將寫入A的出線號14。
A通過S級輸出到次T級,次T級采用的是輸入控制,由于用戶業(yè)務(wù)配置的是交叉到14號總線的第7個VC?12,因而CMB14第12個單元將寫入7,在A到來的第12時隙將其寫入DMB14的第7個單元,使A在第7個VC?12輸出,完成了交換。
一般情形下,對某一條連接其內(nèi)部時隙的改變對于預(yù)先生成的連接是不透明的,無法感知到。當(dāng)內(nèi)部時隙調(diào)整無法避免內(nèi)部阻塞時,將導(dǎo)致業(yè)務(wù)下發(fā)失敗,從而預(yù)先生成的連接中,將刪除這一條交叉連接。
2.4 內(nèi)部阻塞的模擬
21路支路信號根據(jù)交叉配置,會在S級的輸入處根據(jù)線路的空閑VC?12融入到TST網(wǎng)絡(luò)中實(shí)現(xiàn)交叉,進(jìn)入S級的仍舊是1 008個VC?12幀。對TST網(wǎng)絡(luò)輸出總線i上的第j個其中:[x]是分配的內(nèi)部時隙。對內(nèi)部時隙x的分配可以有不同的算法,發(fā)生阻塞后,可進(jìn)行局部的調(diào)整,因此內(nèi)部時隙給CFTT的交換提供了很大的自由度。TST網(wǎng)絡(luò)中常按照半幀法的對應(yīng)關(guān)系,來確定反向通路的時隙。但 CFTT的交換不同于語音通話的雙工方式,可以看作是單向,因而此處對x的時隙分配若采取與信源VC?12編號一致的方式為:[x=F(i*63+j-1)-F(i*63+j-1)63*63=a[i][j]-a[i][j]63*63]
通過以上的分析過程可以看到,通過式(3),(4)的比較,第一T級輸入與輸出僅VC?12發(fā)生了變化,即第一T級完成了輸入時隙到內(nèi)部時隙的變換。通過式(4),(5)的比較,S級只改變了VC?4的輸出總線編號。通過式(1),(5)的比較,第二T級則完成了內(nèi)部時隙到輸出時隙j的變換。由于1 008個S級的控制存儲器(Space Control Memory)單元,存儲器單元可以由(p,q)來編號,其中p為列,q為行(0≤p≤15,0≤q≤62)。SC(Space Control)每個單元的內(nèi)容對應(yīng)了所在列p對應(yīng)的總線,在時隙q的輸出總線號,對滿足式(1)的輸出幀,可以得到其對應(yīng)的S級控制存儲器內(nèi)容為:
[SCa[i][j]63x=i] (6)
發(fā)生阻塞,即是對兩個不同輸入總線([a[i1][j1]63][≠][[a[i2][j2]63]])的VC?12,在相同輸出總線([i1=i2])的條件下,分配了相同的內(nèi)部時隙(x1=x2)。解決內(nèi)部阻塞,只需要改變x值,使兩個VC?12不在同一內(nèi)部時隙x在同一輸出端口i輸出。
3 結(jié)果分析
下面給出了基于對S級控制存儲器遍歷來驗(yàn)證和解決內(nèi)部阻塞的方法。如圖3所示,站點(diǎn)S1總線1上的第56個VC?12幀成功交換到輸出總線1的第60個輸出幀,且采用隨機(jī)分配的方式成功分配第2個內(nèi)部時隙;此時需要再增加一個總線2上的第2個VC?12幀到輸出總線1中,而新增時隙采用默認(rèn)的內(nèi)部時隙分配方式,即分配內(nèi)部時隙2,此時兩個輸入幀企圖在同一個內(nèi)部時隙占用同一個輸出總線,即會出現(xiàn)內(nèi)部阻塞。
在業(yè)務(wù)量較低時,現(xiàn)網(wǎng)中站點(diǎn)一般不會發(fā)生內(nèi)部阻塞。仿真系統(tǒng)可以通過對任一個站點(diǎn)內(nèi)部阻塞的模擬觸發(fā)與解決,闡明采用重構(gòu)TST架構(gòu)下的內(nèi)部阻塞觸發(fā)與解決機(jī)制。這種特定架構(gòu)下的內(nèi)部阻塞仿真,雖對現(xiàn)網(wǎng)中不同SDH交叉實(shí)現(xiàn)架構(gòu)不具備普遍的意義,但有助于用戶更透徹理解內(nèi)部阻塞存在的可能性以及更合理地分配使用空閑時隙的必要性。
4 結(jié) 語
本文在介紹交叉仿真系統(tǒng)的整體結(jié)構(gòu)之后,著重對低階交叉部分進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。在低階交叉級,提出了一種CFTT的低階交叉方案,CFTT核心使用了改良的TST架構(gòu)進(jìn)行交叉預(yù)連接關(guān)系的檢驗(yàn),完成VC?12顆粒度的線路、支路交換和內(nèi)部阻塞的模擬。本仿真設(shè)計(jì)闡明了在改良TST特定交叉架構(gòu)下內(nèi)部阻塞產(chǎn)生的原因,說明了現(xiàn)網(wǎng)中業(yè)務(wù)配置產(chǎn)生內(nèi)部阻塞的必然性,對于現(xiàn)網(wǎng)中業(yè)務(wù)配置等站點(diǎn)交叉功能應(yīng)用具有較大的意義。
參考文獻(xiàn)
[1] 劉釗遠(yuǎn),韓俊剛.一種高速大容量SDH交叉連接芯片的設(shè)計(jì)與實(shí)現(xiàn)[J].光通信技術(shù),2006,30(3):39?41.
[2] 袁玉英.SDH數(shù)字交叉連接矩陣的設(shè)計(jì)研究[D].濟(jì)南:山東大學(xué),2006.
[3] 史國煒,梁晉濤.同步數(shù)字體制(SDH)數(shù)字交叉連接(SDXC) 矩陣的設(shè)計(jì)原理[J].電子技術(shù)應(yīng)用,2001,27(1):53?55.
[4] 唐敬雄.大容量DXC數(shù)據(jù)交叉復(fù)用設(shè)備的設(shè)計(jì)和研究[D].長沙:中南大學(xué),2005.
[5] 謝云鵬.SDH 系統(tǒng)中交叉連接模塊的設(shè)計(jì)與實(shí)現(xiàn)[D].西安:西安電子科技大學(xué),2001.
[6] 廖曉閩,張引發(fā),林初善,等.數(shù)據(jù)挖掘技術(shù)在光傳送網(wǎng)管理系統(tǒng)中的應(yīng)用[J].現(xiàn)代電子技術(shù),2008,31(12):69?71.