摘 要： 給出一種可用于信號功率放大設(shè)備，基于Σ?Δ調(diào)制方式的信號調(diào)制系統(tǒng)的設(shè)計(jì)方法。此系統(tǒng)首先將信號通過插值濾波器，利用過采樣技術(shù)減少頻帶內(nèi)的量化噪聲，再將信號通過Σ?Δ調(diào)制器，利用噪聲整形技術(shù)把頻帶里的量化噪聲推向高頻，并利用低通濾波器濾除，得到高信噪比的1?bit數(shù)字流。將此系統(tǒng)采用Simulink仿真建模，結(jié)果表明，基帶內(nèi)信噪比可達(dá)90 dB，在工程上具有一定應(yīng)用價(jià)值。

關(guān)鍵詞： 過采樣； 插值濾波器； Σ?Δ調(diào)制器； 噪聲整形

中圖分類號： TN761?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2015）09?0077?03

Abstract： A design method of Σ?Δ signal modulation system is provided to apply in signal power amplifier equipment. Firstly， signal is passed through the interpolation filter in the modulation system， and the quantization noise is reduced by over?sampling technical. Then the signal is passed through Σ?Δ modulator， the quantization noise in the band is pushed to high frequency by noise shaping technique and removed though low pass filter， finally 1?bit digital flow of high signal to noise ratio is obtained. Simulation and modeling results by simulink indicate that the signal to noise ratio is reachable to 90 dB in base band， it has certain application value in project.

Keywords： over?sampling； interpolation filter； Σ?Δ modulator； noise shaping

0 引 言

隨著信號處理技術(shù)的迅猛發(fā)展，傳統(tǒng)的模擬功率放大器已經(jīng)遠(yuǎn)不能滿足人們對于信號精度及功耗方面的要求。因此，具有低功耗、高保真等特點(diǎn)的數(shù)字化音頻放大器的出現(xiàn)就顯得尤為重要[1?2]。數(shù)字化音頻放大器主要由插值濾波器[3?4]、Σ?Δ調(diào)制器[5]、功率開關(guān)及模擬濾波器四部分組成。其中，如何將信號在高信噪比條件下將PCM信號轉(zhuǎn)換成1?bit數(shù)據(jù)流是數(shù)字功放的技術(shù)核心。

本文根據(jù)數(shù)字音頻放大器的工作原理，設(shè)計(jì)了一種可用于信號功率放大的，基于Σ?Δ技術(shù)的信號調(diào)制系統(tǒng)。首先闡述利用插值濾波器對信號進(jìn)行過采樣的原理。然后在PDM調(diào)制的理論基礎(chǔ)上，通過設(shè)計(jì)Σ?Δ調(diào)制器的結(jié)構(gòu)及階數(shù)，在保證系統(tǒng)平穩(wěn)的前提下，利用噪聲整形技術(shù)把頻帶里的量化噪聲推向高頻，達(dá)到將信號在高信噪比條件下轉(zhuǎn)換成1?bit數(shù)字流的目的。最后，采用Simulink進(jìn)行建模，仿真結(jié)果證實(shí)了該算法的有效性。

1 插值濾波器的設(shè)計(jì)

需要指出的是，在本系統(tǒng)中研究的對信號的過采樣技術(shù)是通過插值濾波器實(shí)現(xiàn)的。這一階段的過采樣雖不能提高信噪比，但其能減小頻帶內(nèi)的量化噪聲，與Σ?Δ調(diào)制器共同作用，將量化噪聲推至遠(yuǎn)高于信號基帶的范圍去，對后續(xù)的信號處理是至關(guān)重要的。

本文采用插值濾波的方法實(shí)現(xiàn)對信號的過采樣，即對于[L]倍插值濾波，時(shí)域就表現(xiàn)為在兩個(gè)PCM碼之間插入[L-1]個(gè)零點(diǎn)，然后再用低通濾波器濾除由于頻譜擴(kuò)張而產(chǎn)生的[L-1]個(gè)鏡像頻譜，使得PCM信號采樣率提高到[L]倍[fs。]圖2給出了2倍插值濾波的過程圖。

由于插值濾波的倍數(shù)直接影響調(diào)制器的性能，在實(shí)際應(yīng)用中，過采樣倍數(shù)通常要達(dá)到16倍以上，才能有良好的信號、噪聲分離效果。但是，直接對信號進(jìn)行高倍數(shù)的插值濾波不僅增加了濾波器的設(shè)計(jì)難度，同時(shí)會(huì)增大硬件規(guī)模。因此，采用多個(gè)插值濾波級聯(lián)的方式以克服此類問題。圖3為多級插值濾波級聯(lián)原理圖。

2 Σ?Δ調(diào)制器的設(shè)計(jì)

信號經(jīng)過采樣后，輸入至調(diào)制器中，由多比特信號變?yōu)??bit數(shù)據(jù)流，用于驅(qū)動(dòng)大功率開關(guān)。常用的調(diào)制方法有兩種，一種是PWM調(diào)制（脈沖寬度調(diào)制），就是將輸入信號與三角波進(jìn)行比較，以此獲得1?bit信號。這種方法為保證小功率信號的調(diào)制效果，對于三角波的生成有著高度的要求。另一種則是本文采用的PDM調(diào)制（脈沖密度調(diào)制），其原理是將過采樣點(diǎn)與原信號的積分進(jìn)行比較，若采樣點(diǎn)較大取1，表示密集數(shù)據(jù)流，反之取0，表示稀疏數(shù)據(jù)流[6?7]。

利用量化器將信號轉(zhuǎn)換成1?bit信號時(shí)，在帶內(nèi)必然會(huì)產(chǎn)生量化噪聲[8]。Σ?Δ是一種常用的以PDM調(diào)制為理論基礎(chǔ)的調(diào)制器，其一階模型如圖4所示。其中，積分器等效為具有一個(gè)延遲單元的反饋電路，對帶內(nèi)的量化噪聲起整形的作用[9?10]。

調(diào)制器的噪聲傳遞函數(shù)具有高通特性，使帶內(nèi)噪聲得到抑制，信號傳遞函數(shù)則具有低通特性，以保證信號能夠無失真通過。

對于已經(jīng)確定量化位數(shù)的1?bit調(diào)制器，影響信噪比的因素有：過采樣率和調(diào)制器的階數(shù)。由于過高的過采樣率會(huì)對硬件的設(shè)計(jì)造成極大的困難，因此通常采用低階調(diào)制器的級聯(lián)進(jìn)一步實(shí)現(xiàn)對系統(tǒng)的高性能要求。高階Σ?Δ調(diào)制器能夠顯著地改善信噪比，但是三階及以上的調(diào)制器具有穩(wěn)定性的問題，需要對系統(tǒng)進(jìn)行優(yōu)化。根據(jù)調(diào)制器的結(jié)構(gòu)結(jié)合仿真可以得出，噪聲傳遞函數(shù)的帶外增益[H（ejω）<2，]是設(shè)計(jì)出穩(wěn)定的高級調(diào)制器的依據(jù)。本文采用5階的分布反饋積分器串聯(lián)（CIFB）結(jié)構(gòu)，如圖5所示。

3 仿真驗(yàn)證及性能分析

仿真條件：輸入調(diào)制器的信號幅值為0.5，中心頻率為3 kHz，采樣率為10 kHz，過采樣倍數(shù)為32。調(diào)制器各級系數(shù)根據(jù)上節(jié)所介紹的方法求得后，又進(jìn)一步優(yōu)化為2的整數(shù)次冪的形式，以便調(diào)制器中的乘法在硬件上用移位器即可實(shí)現(xiàn)。系統(tǒng)輸入輸出序列如圖7所示。

對輸出信號做FFT，得到序列的頻譜，如圖8（a）所示，信噪比達(dá)到了90 dB。同時(shí)，通過對比系統(tǒng)輸入輸出信號的功率譜圖可以看出，在基帶范圍內(nèi)，調(diào)制器對處于低頻段的信號并無大的影響，而噪聲在此范圍內(nèi)得到抑制；在基帶范圍外，噪聲被推至高頻區(qū)域，與信號頻率有一定間隔。由此證明了該系統(tǒng)對信號的低通特性及對噪聲的高通特性。經(jīng)系統(tǒng)輸出信號，只要通過后續(xù)的數(shù)字濾波電路把帶外噪聲濾除，就可以還原出高信噪比的原始信號。

4 結(jié) 語

本文以過采樣及Σ?Δ調(diào)制技術(shù)為基礎(chǔ)，設(shè)計(jì)了一種可將多位信號轉(zhuǎn)換成1?bit流的信號調(diào)制系統(tǒng)。首先，研究過采樣的原理，針對硬件需求，給出了多級插值濾波器的設(shè)計(jì)方法；然后，分析Σ?Δ調(diào)制器的工作機(jī)理，并利用調(diào)整參數(shù)，解決高階調(diào)制器穩(wěn)定性的問題；最后，通過Simulink進(jìn)行建模，得到信噪比為90 dB的信號，仿真驗(yàn)證了系統(tǒng)的有效性。如何將本文所用方法在硬件上進(jìn)一步的實(shí)現(xiàn)，將是今后研究的重點(diǎn)。

參考文獻(xiàn)

[1] 趙津晨.高性能音頻Delta?Sigma數(shù)據(jù)轉(zhuǎn)換器的設(shè)計(jì)與優(yōu)化技術(shù)研究[D].杭州：浙江大學(xué)，2013.

[2] MARKUS J， SILVA J， TEMES G C. Theory and applications of incremental Σ?Δ converters [J]. IEEE Transactions on Circuits and Systems， 2004， 51（4）： 678?690.

[3] 沈佳銘，洪亮，石春琦，等.一種用于音頻DAC的可重構(gòu)調(diào)制器的設(shè)計(jì)[J].微電子學(xué)，2007，37（3）：435?439.

[4] 周晉.視頻編碼中自適應(yīng)插值濾波器的算法研究[D].西安：西安電子科技大學(xué)，2011.

[5] COLODRO F， TORRALBA A， MORA J L. Digital noise?shaping of residues in dual?quantization sigma?delta modulators [J]. IEEE Transactions on Circuits and Systems I： Regular Papers， 2004， 51（2）： 225?232.

[6] 郭先清.三級級聯(lián)sigma?delta調(diào)制器設(shè)計(jì)[D].廈門：廈門大學(xué)，2006.

[7] 閆華，楊軍.一種用于數(shù)字音頻的插值濾波器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2007，30（6）：1?3.

[8] 蘇小波，柴旭朝，戴歡，等.用于MEMS傳感器的三階Σ?Δ調(diào)制器設(shè)計(jì)[J].微電子學(xué)，2010，40（5）：701?704.

[9] SARAMAKI T. A systematic technique for designing highly selective multiplier?free FIR filters [C]// IEEE International Sympoisum on Circuits and Systems. [S.l.]： IEEE， 1991， 1： 484?487.

[10] 蔡孟冶.16位精度時(shí)鐘頻率5.6 MHz的sigma?delta DAC設(shè)計(jì)[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2012.