黃其培

(昆明船舶設(shè)備研究中心 昆明 650051)

?

基于合作信標(biāo)的水聲跟蹤數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)*

黃其培

(昆明船舶設(shè)備研究中心 昆明 650051)

高速數(shù)字信號(hào)處理系統(tǒng)作為水聲跟蹤測(cè)量系統(tǒng)的核心設(shè)計(jì)部分,在合作信標(biāo)水聲跟蹤應(yīng)用中,基于實(shí)時(shí)性的考慮,系統(tǒng)采用了FPGA和DSP結(jié)合設(shè)計(jì)。論文給出了系統(tǒng)硬件設(shè)計(jì)框圖,并詳細(xì)介紹了該軟件設(shè)計(jì)流程及接口設(shè)計(jì)。通過(guò)湖上水聲跟蹤試驗(yàn),驗(yàn)證了系統(tǒng)設(shè)計(jì)的實(shí)用性、可靠性,且該系統(tǒng)現(xiàn)已投入工程應(yīng)用,取得了明顯的經(jīng)濟(jì)效益。

水聲跟蹤; 合作信標(biāo); DSP; 數(shù)字信號(hào)處理; 軟件設(shè)計(jì)

Class Number TP302

1 引言

為了提高科研試驗(yàn)的精確性及可靠性,為工程應(yīng)用提供有力保障,系統(tǒng)設(shè)計(jì)了基于合作信標(biāo)的水聲跟蹤測(cè)量系統(tǒng),滿(mǎn)足了多目標(biāo)、高精度、實(shí)時(shí)性的跟蹤測(cè)量。跟蹤系統(tǒng)主要包括水下坐底式接收基陣(短基線(xiàn)陣和長(zhǎng)基線(xiàn)陣)、岸上數(shù)字信號(hào)處理系統(tǒng)及上位機(jī)數(shù)據(jù)解算軟件。高速數(shù)字信號(hào)處理系統(tǒng)主要完成水下基陣的三路水聲信號(hào)(x,y,z)的采樣,信號(hào)鑒幅、鑒寬處理,信號(hào)時(shí)差測(cè)量及深度解算和數(shù)據(jù)傳輸功能。采用譜估計(jì)和線(xiàn)性相關(guān)處理算法,判斷出采集脈沖的特征(即屬于哪個(gè)目標(biāo),何種脈沖性質(zhì)),計(jì)算此原始信號(hào)的包絡(luò),并求出原始信號(hào)平均幅度,根據(jù)脈沖性質(zhì)進(jìn)行目標(biāo)識(shí)別,把以上數(shù)據(jù)以約定的數(shù)據(jù)格式發(fā)送到上位機(jī)。

高速數(shù)字信號(hào)處理系統(tǒng)是水聲跟蹤測(cè)量系統(tǒng)的關(guān)鍵核心部分,本設(shè)計(jì)采用FPGA和DSP結(jié)合設(shè)計(jì),實(shí)時(shí)性高,數(shù)據(jù)處理能力強(qiáng)[1]。長(zhǎng)期的系統(tǒng)運(yùn)行及湖上試驗(yàn)驗(yàn)證,證明了系統(tǒng)的穩(wěn)定、可靠,目前已投入工程應(yīng)用,取得了明顯的經(jīng)濟(jì)效益。

2 系統(tǒng)原理

根據(jù)水下目標(biāo)跟蹤系統(tǒng)信號(hào)處理任務(wù)及實(shí)時(shí)性要求,本設(shè)計(jì)選用ADI公司TigerSHARC?系列的ADSP-TS201作為主處理器。以同步脈沖到達(dá)為起點(diǎn),由AD7665芯片對(duì)原始信號(hào)以500kHz的采樣率實(shí)現(xiàn)對(duì)來(lái)自水聲的多路模擬信號(hào)的連續(xù)同步采集,同時(shí)對(duì)采集的信號(hào)進(jìn)行分析處理,經(jīng)過(guò)對(duì)脈沖信號(hào)的時(shí)延估計(jì)、寬度鑒別,檢測(cè)識(shí)別出有效信號(hào),并精確估計(jì)信號(hào)時(shí)延和目標(biāo)深度,將這些信息通過(guò)RS422口發(fā)給上位機(jī),最終通過(guò)上位機(jī)軟件解算,實(shí)現(xiàn)跟蹤軌跡實(shí)時(shí)、動(dòng)態(tài)顯示。高速數(shù)字信號(hào)處理系統(tǒng)能夠與上位機(jī)進(jìn)行實(shí)時(shí)通訊,同時(shí)通過(guò)發(fā)送相應(yīng)的控制信息,以實(shí)現(xiàn)上位機(jī)對(duì)數(shù)字系統(tǒng)的控制。

3 硬件環(huán)境

數(shù)字信號(hào)處理設(shè)備硬件電路主要由ADSP-TS201、A/D、D/A、總線(xiàn)擴(kuò)展口、高速RAM、FPGA、FLASH等組成,數(shù)字信號(hào)處理系統(tǒng)硬件結(jié)構(gòu)圖如圖1所示。

DSP處理器采用ADI公司最新推出的TigerSHARC?系列浮點(diǎn)DSP,其內(nèi)核時(shí)鐘頻率高達(dá)600MHz,片內(nèi)具有24Mbit的動(dòng)態(tài)存儲(chǔ)器。TS201內(nèi)部具有四條獨(dú)立的128bit的數(shù)據(jù)總線(xiàn),內(nèi)部數(shù)據(jù)帶寬高達(dá)33.6G byte/s。和FPGA相比,TS201的高性能、編程的靈活性、多處理器協(xié)同工作能力、高IO吞吐率等特點(diǎn),使它更適用于大規(guī)模的信號(hào)處理任務(wù)[2]。芯片內(nèi)部集成JTAG在線(xiàn)可編程仿真口,通過(guò)外接仿真電纜由PC機(jī)實(shí)現(xiàn)程序下載和在線(xiàn)仿真。

FLASH存儲(chǔ)芯片采用Fujitsu公司的MBM29LV400BC,可用作512M×8bit和256K×16bit兩種方式。

A/D轉(zhuǎn)換器選用ADI公司的AD7665,它的最大采樣頻率為570kSPS,采樣精度16位,輸入動(dòng)態(tài)范圍可達(dá)±10V,可以滿(mǎn)足水下目標(biāo)信號(hào)動(dòng)態(tài)范圍的要求[3]。

D/A轉(zhuǎn)換器選用ADI公司的AD5663,分辨率16位,雙路電流型輸出,經(jīng)兩級(jí)運(yùn)放后輸出電壓范圍為(-5V,+5V)。

FPGA選用Altera公司Cyclone Ⅱ系列的EP2C35芯片,用于實(shí)現(xiàn)板上的接口與時(shí)序邏輯。系統(tǒng)將雙端口RAM、RS422通信協(xié)議、DAC接口、復(fù)位與“看門(mén)狗”等統(tǒng)一集成在FPGA中,簡(jiǎn)化了硬件平臺(tái)的設(shè)計(jì)。FPGA的配置芯片采用的是EPCS16[4]。

4 軟件詳細(xì)設(shè)計(jì)

4.1 接口設(shè)計(jì)

數(shù)字信號(hào)處理組件通過(guò)RS422串口通信服務(wù)器,按照約定的通信協(xié)議,接收試驗(yàn)參數(shù),將目標(biāo)信息傳送給上位PC機(jī),PC機(jī)根據(jù)這些信息進(jìn)行彈道跟蹤測(cè)量[5]。接口關(guān)系如圖2所示。

圖2 數(shù)字信號(hào)處理組件與PC機(jī)接口

4.2 信標(biāo)體制

根據(jù)工程項(xiàng)目的實(shí)際要求,系統(tǒng)設(shè)計(jì)能夠滿(mǎn)足工程應(yīng)用的多種信標(biāo)解算,出于相關(guān)規(guī)定要求,這里只對(duì)某一種信標(biāo)體制作簡(jiǎn)要介紹,如圖3所示。該信標(biāo)體制的同步周期(t1),測(cè)量周期(t2),深度值的時(shí)延值調(diào)制時(shí)間為t3。一個(gè)同步周期包括四組脈沖信號(hào),每組信號(hào)分別由CW單頻脈沖和LFM調(diào)頻脈沖構(gòu)成[6]。

圖3 信標(biāo)體制

系統(tǒng)進(jìn)行信號(hào)檢測(cè)時(shí),分別對(duì)脈沖信號(hào)進(jìn)行特征甄別和時(shí)延估計(jì),并把相應(yīng)的結(jié)果經(jīng)時(shí)差去模糊修正和抗干擾處理后傳送至上位機(jī)。

4.3 工作程序

工作程序的軟件處理主要包括:初始化程序;啟動(dòng)A/D采集原始信號(hào);實(shí)時(shí)對(duì)信號(hào)進(jìn)行功率譜分析[7];將滿(mǎn)足功率譜的原始信號(hào)進(jìn)行包絡(luò)檢波并進(jìn)行信號(hào)特征識(shí)別,求出原始信號(hào)對(duì)應(yīng)的包絡(luò)前沿和平均幅度;信號(hào)歸一化處理;頻率估計(jì)和樣本重構(gòu);信號(hào)特征鑒別;把相關(guān)數(shù)據(jù)以約定的數(shù)據(jù)格式發(fā)送到上位機(jī)。

程序部分主要包括:

1) 程序初始化模塊;

2) 主程序模塊;

3) 同步中斷服務(wù)程序模塊;

4) RS422串口中斷服務(wù)模塊;

5) 雙口RAM半滿(mǎn)中斷處理模塊;

6) DMA中斷處理模塊;

7) 信號(hào)功率譜分析模塊;

8) 信號(hào)頻率估計(jì)和樣本重構(gòu)模塊;

9) 相關(guān)處理模塊;

10) 包絡(luò)檢波模塊;

11) 數(shù)據(jù)傳送模塊;

12) 多普勒修正模塊。

目標(biāo)信號(hào)經(jīng)過(guò)前置放大、濾波后,將原始信號(hào)送給處理板的A/D采集部分,兩路A/D以500kHz的采樣速率進(jìn)行同步采集[8],DSP分析采集到的數(shù)據(jù),進(jìn)行包絡(luò)檢波、寬度判別、記錄有效信號(hào)時(shí)延值,如果滿(mǎn)足設(shè)定門(mén)限值,進(jìn)行實(shí)時(shí)的功率譜分析、信號(hào)特征判斷,而對(duì)于未滿(mǎn)足包絡(luò)檢波門(mén)限的脈沖,則直接進(jìn)行檢測(cè)±LFM信號(hào)的特征分析[9]。根據(jù)脈沖性質(zhì)進(jìn)行信號(hào)特征識(shí)別,將分析結(jié)果通過(guò)RS422口傳送到上位機(jī)。數(shù)字信號(hào)處理系統(tǒng)信號(hào)流程如圖4所示。

圖4 數(shù)字信號(hào)處理組件與PC機(jī)接口

4.3.1 主程序處理模塊

主程序部分主要完成對(duì)采集到的信號(hào)進(jìn)行包絡(luò)、譜分析有效后,計(jì)算出原始信號(hào)的包絡(luò)平均和幅度,頻率、時(shí)延估計(jì)及信號(hào)特征判別(對(duì)于調(diào)頻信號(hào),還要進(jìn)行與樣本信號(hào)的相關(guān)處理)[10],同時(shí)對(duì)檢測(cè)結(jié)果進(jìn)行時(shí)差去模糊修正和抗干擾處理[11]。通過(guò)統(tǒng)計(jì)DMA所傳輸?shù)臄?shù)據(jù)塊進(jìn)行計(jì)時(shí),每間隔0.5s將目標(biāo)號(hào)(以便多目標(biāo)之間區(qū)別)、脈沖周期號(hào)、信號(hào)到達(dá)的絕對(duì)時(shí)間、轉(zhuǎn)化后的信號(hào)時(shí)差數(shù)據(jù)、信號(hào)特征、采樣信號(hào)平均幅度、信號(hào)多普勒頻偏等信息送往上位機(jī)處理。軟件程序處理流程如圖5所示。

圖5 軟件程序處理流程

4.3.2 RS422串口中斷服務(wù)模塊

DSP與上位機(jī)的通信采用RS422串口標(biāo)準(zhǔn),系統(tǒng)中的RS422通信協(xié)議在FPGA中實(shí)現(xiàn)。同時(shí),FPGA為DSP通過(guò)串口發(fā)送/接收數(shù)據(jù)提供寄存器接口。這樣就大大減輕了DSP的工作量,具體串口工作由FPGA來(lái)實(shí)現(xiàn)。當(dāng)上位機(jī)向DSP的發(fā)送多個(gè)字節(jié)數(shù)據(jù),DSP將在串口中斷中完成整包數(shù)據(jù)接收,并進(jìn)行處理及控制命令選擇判斷,DSP根據(jù)不同的判斷結(jié)果,執(zhí)行不同的命令(如:模式設(shè)置、增益控制、系統(tǒng)復(fù)位等),同樣,DSP也可以通過(guò)串口向上位機(jī)反饋數(shù)據(jù)信息。串口中斷處理流程如圖6所示。

圖6 RS422串口中斷流程圖

5 跑船試驗(yàn)驗(yàn)證

為了驗(yàn)證系統(tǒng)設(shè)計(jì),進(jìn)行了湖上跑船試驗(yàn),在跑船過(guò)程中,艦船攜帶信標(biāo)聲源和GPS設(shè)備在已布放了長(zhǎng)、短基線(xiàn)的水域按指定路線(xiàn)航行,船航行的過(guò)程中信標(biāo)聲源一直是發(fā)射狀態(tài),GPS也實(shí)時(shí)地把位置信息傳送至跟蹤系統(tǒng),同時(shí)在岸端通過(guò)跟蹤系統(tǒng)進(jìn)行實(shí)時(shí)的水聲跟蹤,實(shí)驗(yàn)結(jié)果表明能夠很好地跟蹤出目標(biāo)軌跡,且目標(biāo)跟蹤軌跡與GPS軌跡有較好的重合性,該試驗(yàn)過(guò)程中采用差分GPS設(shè)備,精度達(dá)厘米級(jí),圖7為兩個(gè)不同短基線(xiàn)陣區(qū)的跑船試驗(yàn)結(jié)果,圖8為長(zhǎng)基線(xiàn)陣區(qū)跑船試驗(yàn)結(jié)果,圖中實(shí)線(xiàn)軌跡為水聲跟蹤軌跡,虛線(xiàn)軌跡為GPS軌跡。該工程投入使用已經(jīng)為多個(gè)條次產(chǎn)品做了有效考核,達(dá)到了令人滿(mǎn)意的結(jié)果。該高精度水聲跟蹤測(cè)量系統(tǒng)將為我國(guó)海軍試驗(yàn)靶場(chǎng)建設(shè)提供有力保障,也將成為產(chǎn)品鑒定的有效依據(jù),由此驗(yàn)證了系統(tǒng)定位精確性、實(shí)用性、可靠性及穩(wěn)定性。

圖7 短基線(xiàn)跑船試驗(yàn)結(jié)果

圖8 長(zhǎng)基線(xiàn)跑船試驗(yàn)結(jié)果

6 結(jié)語(yǔ)

數(shù)字系統(tǒng)設(shè)計(jì)上采用真正模塊化、結(jié)構(gòu)化、功能化的設(shè)計(jì),提高系統(tǒng)的可靠性。在信號(hào)處理方面主要考慮了同步測(cè)距的距離模糊、多途效應(yīng)、防漏點(diǎn)及時(shí)延測(cè)量等關(guān)鍵技術(shù),并采取了相應(yīng)的解決措施。最后,通過(guò)湖上長(zhǎng)、短基線(xiàn)陣跑船試驗(yàn)驗(yàn)證,有很好的跟蹤效果,證明了軟件設(shè)計(jì)的實(shí)用性,可靠性,穩(wěn)定性,并現(xiàn)已投入工程應(yīng)用,為科研試驗(yàn),海洋開(kāi)發(fā)等工程項(xiàng)目提供有力保障,產(chǎn)生了顯著的經(jīng)濟(jì)效益。

[1] 何蘇勤,王忠勇.TMS320C2000系列DSP原理及應(yīng)用技術(shù)[M].北京:電子工業(yè)出版社,2002.

[2] 蘇濤,蔡建隆,何學(xué)輝.DSP接口電路設(shè)計(jì)與編程[M].西安:西安電子科技大學(xué)出版社,2003.

[3] ADSP-TS201. TigerSHARC Processor Hardware Reference, Rev 1.1,December,2004.

[4] ADSP-TS201. TigerSHARC Processor Programming Reference, Rev 1.0,August,2004.

[5] 彭啟琮,武樂(lè)琴,張艦,等.編譯.TMS320VC55X系列DSP的CPU與外設(shè)[M].北京:清華大學(xué)出版社,2005,12.

[6] 何成兵,黃建國(guó),閻振華,等.M元擴(kuò)頻OFDM水聲通信新方法[J].西北工業(yè)大學(xué)學(xué)報(bào),2007,25(2):190-194.

[7] 胡廣書(shū).數(shù)字信號(hào)處理-理論、算法與實(shí)現(xiàn)[M].北京:清華大學(xué)出版社,2003.

[8] 高西全,丁玉美.數(shù)字信號(hào)處理[M].西安:西安電子科技大學(xué)出版社,2008.

[9] 趙延安,張效民,姚運(yùn)啟,等.艦船輻射噪聲功率譜特征提取及系統(tǒng)實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制,2010(8):1821-1824.

[10] 宋振宇,丁勇鵬,趙秀麗,等.基于LOFAR譜圖的水下目標(biāo)識(shí)別方法[J].海軍航空工程學(xué)院學(xué)報(bào),2011,26(3):283-286.

[11] 李秀坤,楊士莪.水下目標(biāo)特征提取方法研究[J].哈爾濱工程大學(xué)學(xué)報(bào),2001,22(1):25-29.

Digital Signal Processing System Design of Underwater Acoustic Tracking Base on Cooperative Beacon Signal

HUANG Qipei

(Kunming Shipborne Equipment Research and Test Center, Kunming 650051)

High speed digital signal processing system is the core part of the underwater acoustic tracking and measuring system. According to the cooperative beacon underwater acoustic tracking application, based on the consideration of real-time, the system uses FPGA and DSP combination design. This paper gives structure diagram of the hardware system, and introduces the software design process and interface design. By underwater acoustic tracking test on lake, the practicability, reliability of system design are verified, and the system has been put into engineering application, which achieved significant economic benefit.

underwater acoustic tracking, cooperative beacon signal, DSP, digital signal processing, software design

2015年6月3日,

2015年7月27日

黃其培,男,碩士,工程師,研究方向:水下航行體軌跡跟蹤測(cè)量技術(shù)。

TP302

10.3969/j.issn.1672-9730.2015.12.014