朱 宇
(中國西南電子技術研究所 航空事業(yè)部,四川 成都 610036)
隨著電子技術的發(fā)展,航空電子設備綜合化、集成化的程度越來越高。高度綜合化航空電子設備與傳統(tǒng)的分立式航空電子設備不同,它將機載傳感器信道按照處理頻段進行劃分,對相同頻段上的信道資源采用通用化模塊設計[1]。功能軟件資源亦采用模塊化設計,駐留在基帶信號處理模塊上。系統(tǒng)通過對信道軟硬件資源進行配置及重構實現(xiàn)各項功能線程[2]。
信道資源通用化模塊設計,必然需要傳感器模擬信號數(shù)字化不斷前移,信號采樣頻率越來越高,導致射頻信道模塊與數(shù)字處理模塊之間傳輸?shù)臄?shù)字信號速率越來越高,達到幾百 Mb/s,甚至超過 1 Gb/s,因此傳統(tǒng)的機載總線技術,如1553B、VME等已遠不能滿足高速數(shù)字信號傳輸?shù)囊蟆?/p>
為滿足綜合化航電系統(tǒng)資源可配置與可重構的應用需求,多個通用射頻信道模塊與多個數(shù)字信號處理模塊之間需要完成數(shù)據(jù)路由和數(shù)據(jù)交換。數(shù)字交換網(wǎng)絡系統(tǒng)實現(xiàn)了通用射頻信道模塊與數(shù)字信號處理模塊之間的高速數(shù)據(jù)傳輸與數(shù)據(jù)交換功能。
綜合化航電系統(tǒng)是一個基于軟件無線電技術的高度綜合化系統(tǒng)。系統(tǒng)包含通信、導航、識別類別數(shù)十個傳感器功能。當系統(tǒng)需要某項傳感器功能時,與此功能相關的軟、硬件資源在系統(tǒng)統(tǒng)一調(diào)度下進行組合,構建成與此功能相關的從天線、射頻信道、信號處理、數(shù)據(jù)處理、接口處理的完整鏈路處理通道,同時通過加載運行相關的功能軟件,構成一個功能線程,完成該功能項的接收/發(fā)射和信號/信息處理[3]。
綜合化航電系統(tǒng)模型如圖1所示。
工作原理:傳感器信號接收時,射頻信號由綜合天線接收,經(jīng)射頻開關網(wǎng)絡路由后送入通用接收模塊進行下變頻、放大、濾波等處理,再經(jīng)過A/D采樣數(shù)字化后成為標準數(shù)字中頻信號,送入中頻數(shù)字交換網(wǎng)絡模塊,經(jīng)路由后送至中頻信號處理模塊進行解調(diào)處理,最后解調(diào)完成的基帶功能數(shù)據(jù)送入核心處理計算機/接口控制模塊進行處理,組成下行鏈路。
圖1 機載設備綜合化射頻傳感器系統(tǒng)模型
傳感器信號的發(fā)送為接收過程的逆過程,核心處理計算機/接口控制模塊輸出的基帶功能數(shù)據(jù)送入中頻信號處理模塊進行調(diào)制,基帶調(diào)制數(shù)據(jù)經(jīng)過中頻數(shù)字交換網(wǎng)絡模塊路由后,送入通用激勵模塊中進行D/A變換、上變頻、激勵后成為射頻信號,將射頻信號經(jīng)射頻開關網(wǎng)絡路由后送通用功率放大模塊進行功率放大,將功率放大后的射頻信號經(jīng)天線接口適配模塊送相應天線發(fā)射,組成上行鏈路。
一個典型的飛機作戰(zhàn)任務階段可以分為:滑行/起飛、戰(zhàn)術導航、作戰(zhàn)、歸航、進場/著陸。根據(jù)飛機當前任務階段,所需要的傳感器功能不盡相同[4]。例如:飛行全過程都需要超短波話音通信功能,精密測距功能只在進場著陸時使用,航管應答功能在除作戰(zhàn)的所有階段均需要使用,而敵我識別功能只有在作戰(zhàn)階段使用,飛機處于不同的飛行階段就會觸發(fā)系統(tǒng)對硬件資源進行配置和重構,組合出所需的傳感器功能。
系統(tǒng)每一個通用信號處理模塊中,都駐留了該信號處理通道重構所需的所有功能軟件,一旦飛行階段發(fā)生變化,通用信號處理模塊就會根據(jù)重構策略重新加載功能軟件,與其他信道資源共同實現(xiàn)新功能。例如,作戰(zhàn)模式時,系統(tǒng)占用航管功能處理資源,加載敵我識別功能軟件,實現(xiàn)敵我識別功能;非作戰(zhàn)模式時,系統(tǒng)重新加載航管功能軟件,實現(xiàn)航管功能。
另外,不同的傳感器功能優(yōu)先級不同。當優(yōu)先級高的功能鏈路發(fā)生故障被系統(tǒng)監(jiān)測到,則優(yōu)先級高的功能會占用優(yōu)先級低的功能的資源,系統(tǒng)功能重構。例如,飛行全過程都需要超短波話音通信功能,并且超短波話音通信功能優(yōu)先級最高,一旦超短波話音功能發(fā)生故障,則超短波話音功能會搶占其他超短波鏈路資源實現(xiàn)超短波話音功能。
由于綜合化航電設備對系統(tǒng)功能重構的需求,通用接收模塊A/D采樣后的中頻數(shù)據(jù)可能會送到不同的通用信號處理模塊進行處理,通用信號處理模塊發(fā)送的中頻數(shù)據(jù)可能會送到不同的通用激勵模塊進行處理。這樣在通用射頻信道模塊(通用激勵、通用接收)與通用數(shù)字信號處理模塊之間就需要數(shù)字交換網(wǎng)絡系統(tǒng)來實現(xiàn)通用射頻信道模塊數(shù)據(jù)信號與信號處理模塊數(shù)據(jù)信號的動態(tài)路由和高速數(shù)據(jù)全交換功能。
通用接收模塊A/D采樣后并串轉換為串行LVDS信號部分,通用激勵模塊D/A變換前LVDS信號串并轉換部分、中頻數(shù)字交換網(wǎng)絡模塊及中頻數(shù)字信號模塊LVDS信號接口部分共同構成數(shù)字交換網(wǎng)絡系統(tǒng),如圖2所示。
圖2 數(shù)字交換網(wǎng)絡系統(tǒng)框圖
數(shù)字交換網(wǎng)絡模塊完成下行8×8(中頻到信號處理)和上行 8×8(信號處理到中頻)高速LVDS信號的全交換功能。
數(shù)字交換網(wǎng)絡模塊主要由FPGA功能單元、CAN總線接口單元、下行8×8交換矩陣和上行8×8交換矩陣組成。FPGA功能單元采用Xilinx公司生產(chǎn)的Spartan-3系列FPGA XC3SD3400A-4CS484LI,其中集成了功能強大的32位微處理器軟核MicroBlaze,在其上運行數(shù)字交換網(wǎng)絡模塊的應用程序,MicroBlaze處理器通過OPB總線掛接了商用成熟的SJA1000 IP Core和交換矩陣控制IP Core,SJA1000 IP Core用于實現(xiàn)CAN總線協(xié)議處理,交換矩陣控制IP Core實現(xiàn)對下行8×8交換矩陣和上行8×8交換矩陣的控制。CAN總線接口單元實現(xiàn)數(shù)字交換網(wǎng)絡模塊與系統(tǒng)CAN總線接口的功能。FPGA通過接收系統(tǒng)控制命令,輸出控制信號實現(xiàn)對數(shù)字交換網(wǎng)絡路由的控制。
數(shù)字交換網(wǎng)絡模塊的核心是8×8交換矩陣電路,下行矩陣與上行矩陣設計相同,方向相反。交換矩陣采用專用集成電路實現(xiàn)。目前支持LVDS電平的交換矩陣專用集成電路芯片最大規(guī)模為 4×4,方案采用4片4×4的LVDS交換芯片、8片分路器和 8片選擇器來搭建 8×8的下行交換矩陣。分路器(Splitters)采用MAXIM公司的MAX9174EUB,最高數(shù)據(jù)率達 800 Mb/s。4×4的交換矩陣(Crosspoint Switch)采用 TI公司的 SN65LVDT125A實現(xiàn),最高數(shù)據(jù)速率達1.5 Gb/s。選擇器(Multiplexers)采用MAXIM公司的MAX9176EUB實現(xiàn),最高數(shù)據(jù)率達800 Mb/s。
如圖 3,每個輸入信號通過一個1分2的分路器將輸入信號同時送入2個 4×4的交換矩陣中,其中 IN(0~3)被送入矩陣 A和矩陣 B,IN(4~7)被送入矩陣 C和矩陣D。矩陣A的4個輸出端口和矩陣C的4個輸出端口一一對應并接在一起得到輸出端口OUT(0..3),矩陣B的4個輸出端口和矩陣D的4個輸出端口一一對應并接在一起得到輸出端口OUT(4~7)。對于輸出信號并聯(lián)的控制采用一個2選1的選擇器實現(xiàn),通過對輸出端口使能信號的控制,保證在任一時刻并接輸出的信號只有一個處于輸出狀態(tài)。
圖3 8×8交換矩陣網(wǎng)絡原理框圖
FPGA 產(chǎn)生通道選擇信號 SX2、SX1和 SX0(X=0,1,…,7)。通過這8組共24根選擇信號線,在選擇信號與通道輸出組合之間形成一一對應的關系。整個模塊類似于8個8選 1的數(shù)據(jù)選擇器,對于任意的一路輸入 I(x),通過對通道選擇信號的設置,使其對應于任意一路輸出O(x),完成數(shù)據(jù)全交換的功能。
(1)LVDS傳輸技術適用于系統(tǒng)級背板傳輸
高速并行數(shù)據(jù)總線之間的串擾、布線等長及背板走線規(guī)模等問題[5],使得通用信號處理模塊與通用射頻信道模塊之間無法采用并行傳輸方式。另外試驗表明,LVDS串行傳輸電纜長度達到5 m,傳輸速度仍超過1 Gb/s[6],滿足系統(tǒng)720 Mb/s的速率要求。因此LVDS串行傳輸技術在傳輸方式和傳輸速率上滿足系統(tǒng)設計需求。
(2)強實時傳輸與交換
數(shù)字交換網(wǎng)絡傳輸?shù)闹蓄l信號數(shù)據(jù)流需要數(shù)據(jù)傳輸?shù)膹妼崟r性以及延遲確定性,否則將會導致功能信號的失真。LVDS傳輸技術將中頻數(shù)字信號直接串并轉換進行傳輸,無協(xié)議封裝和解析的開銷,滿足系統(tǒng)強實時傳輸及傳輸延遲確定的要求,并且,傳輸通道的切換依靠交換節(jié)點芯片自身電氣特性,切換延遲小于10 ns,遠遠高于其他網(wǎng)絡交換技術。
(3)高性能與低成本
LVDS傳輸技術1 Gb/s的傳輸速率遠遠高于RS-422/485、ARINC-429等串行傳輸方式規(guī)定的傳輸速率[7],同時,與RapidIO、FC等高性能傳輸方式相比,LVDS傳輸技術在體積、功耗和成本等方面開銷要小得多。
在系統(tǒng)上按照圖4搭建測試驗證環(huán)境,使用測試平臺上的處理器構造16位周期數(shù)據(jù),并存入FPGA發(fā)送FIFO中,F(xiàn)PGA以50 MHz的頻率將FIFO中的數(shù)據(jù)向DS92LV16發(fā)送,并串轉換后送入數(shù)字交換網(wǎng)絡模塊D_IN1,默認輸出通道為D_OUT1,在測試平臺上進行回還后輸入U_IN1,默認輸出為U_OUT1,通過串并轉換后送入FPGA的接收FIFO中。處理器讀取接收FIFO的周期數(shù)據(jù)與發(fā)送的周期數(shù)據(jù)進行比較,并將比較結果由調(diào)試端口輸出。
通過測試,實際傳輸數(shù)據(jù)大小為 1.7×1010bit,錯誤位數(shù)為0,因此證明數(shù)字交換網(wǎng)絡系統(tǒng)在傳輸速率為800 Mb/s時,誤碼率小于 1×10-10,滿足系統(tǒng) 720 Mb/s的傳輸速率要求。
圖4 測試驗證系統(tǒng)
通過系統(tǒng)CAN總線下發(fā)下行鏈路通道切換指令,將下行鏈路默認通道D_IN1-->D_OUT1輸出切換為D_IN1-->D_OUT2,測試平臺處理器無法接收到回環(huán)測試數(shù)據(jù)。再通過系統(tǒng)CAN總線下發(fā)上行鏈路通道切換指令,將上行鏈路默認通道U_IN1-->U_OUT1輸出切換至U_IN2-->U_OUT1,測試平臺處理器重新接收到回環(huán)測試數(shù)據(jù),說明數(shù)字交換網(wǎng)絡系統(tǒng)通道切換功能正常。
本文介紹的數(shù)字交換網(wǎng)絡系統(tǒng)很好地滿足了綜合化航電設備系統(tǒng)資源可配置、系統(tǒng)功能重構的需求,是綜合化航電設備的重要組成部分。同時,介紹的數(shù)字交換網(wǎng)絡技術作為一種高性價比的背板高速數(shù)據(jù)交換技術,還可以應用于其他類似通用化、模塊化設計的無線電通信系統(tǒng)中。
[1]何志強.綜合化航空電子系統(tǒng)發(fā)展歷程及重要支撐技術[J].電訊技術,2004(4):1-5.
[2]茅成.綜合通信導航識別系統(tǒng)中的多鏈路超短波通信的實現(xiàn)[J].電訊技術,2009(8):59-64.
[3]施剛,錢泰來.綜合化航空電子的系統(tǒng)管理技術[J].計算機工程,2008(S1):43-45.
[4]郭柳柳,甄國涌,劉東海.基于LVDS傳輸電纜均衡器的可靠性分析[J].電子技術應用,2014(10):40-42.
[5]嚴俊.特種任務飛機綜合航空電子與任務系統(tǒng)體系結構研究[J].航空電子技術,2012(4):10-15.
[6]邱偉.機載電子設備間高速數(shù)據(jù)傳輸研究[J].現(xiàn)代電子技術,2014(12):35-36.
[7]王康,郭志勇.基于FPGA的低成本長距離高速傳輸系統(tǒng)的設計與實現(xiàn)[J].電子技術應用,2010(10):12-15.