鮑曉祺 ，杜文略 ，沈三民

（1.中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，太原 030051；2.中北大學(xué) 電子測(cè)試技術(shù)重點(diǎn)實(shí)驗(yàn)室，太原 030051）

在各型號(hào)導(dǎo)彈及飛行器正式投入工作之前，需要對(duì)其各項(xiàng)功能指標(biāo)進(jìn)行實(shí)驗(yàn)測(cè)試，然而由于導(dǎo)彈、飛行器等一般造價(jià)昂貴，實(shí)驗(yàn)過(guò)程中如果直接進(jìn)行實(shí)彈發(fā)射或是飛行器升空來(lái)進(jìn)行測(cè)試會(huì)造成巨大的損耗，而且會(huì)造成很多額外的人力資源及財(cái)力物力浪費(fèi)。因此，本文設(shè)計(jì)了一種外系統(tǒng)等效器來(lái)模擬導(dǎo)彈及飛行器發(fā)射或升空時(shí)一些控制及狀態(tài)參數(shù)，以配合測(cè)試系統(tǒng)的其他部分進(jìn)行聯(lián)試，達(dá)到預(yù)期的檢測(cè)效果。該等效器采用模塊化設(shè)計(jì)以增強(qiáng)其通用性、可靠性、智能性，而且出現(xiàn)問(wèn)題后可以高效解決。

1 系統(tǒng)的總體結(jié)構(gòu)

整個(gè)系統(tǒng)由背板、模擬信號(hào)板、狀態(tài)脈沖信號(hào)板、正弦信號(hào)板及馬達(dá)電源信號(hào)板5塊板卡組成，如圖1所示。

圖1 系統(tǒng)總體結(jié)構(gòu)Fig.1 Overall structure of system

等效器系統(tǒng)利用以太網(wǎng)接口的UDP協(xié)議傳輸模式，實(shí)現(xiàn)上位機(jī)與硬件之間的網(wǎng)絡(luò)通信，背板接收上位機(jī)下發(fā)的指令，在FPGA解析命令并通過(guò)RS422接口轉(zhuǎn)發(fā)給各個(gè)功能模塊，同時(shí)背板與外部電源相連，為各個(gè)功能板供電；各個(gè)功能板都由RS422接口模塊、FPGA控制模塊、信號(hào)產(chǎn)生模塊組成，RS422接口電路在FPGA的時(shí)序控制下接收背板的命令并通過(guò)外圍信號(hào)產(chǎn)生電路產(chǎn)生相應(yīng)的信號(hào)[1-2]。

2 系統(tǒng)硬件設(shè)計(jì)

2.1 W5300以太網(wǎng)接口電路設(shè)計(jì)

傳統(tǒng)的等效器多采用USB或PCI接口實(shí)現(xiàn)工控主機(jī)與等效器系統(tǒng)的通信，USB接口容易掉線而PCI受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，可擴(kuò)展性差。因此本系統(tǒng)選用WizNet公司的W5300設(shè)計(jì)以太網(wǎng)接口與主機(jī)通信。此芯片集介質(zhì)訪問(wèn)控制管理、物理層控制、固件通信協(xié)議于一體，大大簡(jiǎn)化接口設(shè)計(jì)工作，提高設(shè)計(jì)效率。

設(shè)計(jì)中W5300采用直接尋址模式，F(xiàn)PGA將W5300配置成接收模塊，直接尋址模式下，F(xiàn)PGA通過(guò)地址總線可以訪問(wèn)W5300的內(nèi)部寄存器。以太網(wǎng)與FPGA連接如圖2所示。

圖2 W5300接口框圖Fig.2 W5300 interface diagram

設(shè)計(jì)中BIT16EN為高電平，設(shè)置為16位數(shù)據(jù)總線；TEST_MODE[3：0]和OP_MODE[3：0]引腳接地，配置為全功能自動(dòng)握手工作模式；W5300與RJ45之間接入隔離變壓器，既能提高穩(wěn)定性和抗噪性又能保護(hù)接口電路[3-4]。

2.2 正弦交流信號(hào)源電路設(shè)計(jì)

本系統(tǒng)要求產(chǎn)生3路幅值不同頻率不同的正弦信號(hào)，采用AD558作為D/A轉(zhuǎn)換芯片，再加上AD824和一些電阻電容構(gòu)成信號(hào)調(diào)理電路及RC有源低通濾波器，通過(guò)VHDL編寫(xiě)程序，分時(shí)讀出FPGA內(nèi)部ROM中提前寫(xiě)入的256個(gè)采樣點(diǎn)，即可產(chǎn)生相應(yīng)幅值、頻率的正弦交流信號(hào)，電路如圖3所示。REF0205可以產(chǎn)生5 V參考電壓，AD558通過(guò)不同的連接方式可以將其輸出電壓范圍調(diào)節(jié)在0～2.56 V或0～10 V，本設(shè)計(jì)采用后者的接法。

2.3 模擬量信號(hào)源電路設(shè)計(jì)

在模擬量信號(hào)源模塊中，主要包括D/A轉(zhuǎn)換器、模擬開(kāi)關(guān)和調(diào)理電路的設(shè)計(jì)，本模塊主要功能是FPGA輸出12位數(shù)字量，經(jīng)由AD7945進(jìn)行數(shù)模轉(zhuǎn)換、再經(jīng)AD827放大、通過(guò)ADG506模擬開(kāi)關(guān)選擇通道，再經(jīng)過(guò)OPA4234放大或跟隨，輸出-10 V～10 V，-5 V～5 V，0～5 V之間的直流量輸出。對(duì)于可調(diào)不同電壓值的直流量信號(hào)，用D/A轉(zhuǎn)換器產(chǎn)生小幅度電壓，然后經(jīng)過(guò)信號(hào)調(diào)理電路調(diào)理后產(chǎn)生所需要的電壓值，是最優(yōu)先的選擇。對(duì)于27路的直流信號(hào)，因?yàn)槊恳宦分绷餍盘?hào)的變化較緩慢，每一路直流信號(hào)單獨(dú)輸出，不太現(xiàn)實(shí)，而且成本會(huì)很高，因此本系統(tǒng)設(shè)計(jì)時(shí)用模擬開(kāi)關(guān)分時(shí)切換來(lái)輸出27路信號(hào)，這樣27路模擬直流信號(hào)僅僅需要一片D/A轉(zhuǎn)換電路就可實(shí)現(xiàn)。模擬信號(hào)產(chǎn)生電路如圖4所示。

圖3 正弦交流信號(hào)電路圖Fig.3 Sinusoidal ac signal circuit diagram

圖4 模擬信號(hào)產(chǎn)生電路Fig.4 Analog signal circuit

2.4 狀態(tài)脈沖信號(hào)電路設(shè)計(jì)

本系統(tǒng)利用三極管的開(kāi)關(guān)作用及光耦芯片AQY210在FPGA的時(shí)序控制下，接收上位機(jī)命令，產(chǎn)生28 V、35 V的17路狀態(tài)信號(hào)及1 s、500 ms、200 ms的15路脈沖信號(hào)。具體電路如圖5所示。FPGA解析命令控制管腳輸出0或1，與三極管DD1端相連。當(dāng)DD1為高電平，三極管導(dǎo)通，處于飽和狀態(tài)，電流流過(guò)AQY210的1、2管腳，使光耦導(dǎo)通，4管腳即可輸出3管腳所接的電壓；當(dāng)DD1為低電平，則三極管處于截止?fàn)顟B(tài)，光耦不能導(dǎo)通，由此產(chǎn)生28 V、35 V的狀態(tài)信號(hào)。通過(guò)FPGA控制導(dǎo)通時(shí)間即可產(chǎn)生1 s、500 ms、200 ms的脈沖信號(hào)。

圖5 狀態(tài)脈沖信號(hào)產(chǎn)生電路Fig.5 State pulse signal circuit

2.5 馬達(dá)電源信號(hào)電路設(shè)計(jì)

任務(wù)要求本系統(tǒng)可以產(chǎn)生馬達(dá)電源信號(hào)以驅(qū)動(dòng)測(cè)量系統(tǒng)的馬達(dá)正常工作。該信號(hào)為正負(fù)對(duì)稱(chēng)的大功率方波信號(hào)，因此在AD827進(jìn)行一級(jí)放大之后，采用REF0205產(chǎn)生5 V偏置電壓，再利用滑動(dòng)變阻器微調(diào)，使其產(chǎn)生正負(fù)對(duì)稱(chēng)的方波信號(hào)。由于所需馬達(dá)信號(hào)功率較大，采用大功率且散熱較好的運(yùn)放芯片OPA548再次進(jìn)行放大，最終產(chǎn)生功率與電壓符合標(biāo)準(zhǔn)的馬達(dá)信號(hào)源，電路圖如圖6所示。

圖6 馬達(dá)電源信號(hào)電路Fig.6 Motor power supply circuits

3 系統(tǒng)軟件設(shè)計(jì)

3.1 總體邏輯設(shè)計(jì)

整體的程序邏輯圖如圖7所示。

圖7 整體邏輯設(shè)計(jì)流程圖Fig.7 Overall logical design flow chart

先對(duì)系統(tǒng)進(jìn)行上電復(fù)位，待系統(tǒng)中的各個(gè)芯片都完成復(fù)位后，W5300完成初始化，當(dāng)上位機(jī)軟件發(fā)送命令時(shí)，該系統(tǒng)接收命令然后按照通信協(xié)議將數(shù)據(jù)存儲(chǔ)到以太網(wǎng)接口卡的FPGA內(nèi)部寄存器中，然后通過(guò)RS422接口發(fā)送給各個(gè)功能版的RS422接口。然后，功能板的RS422接口接收數(shù)據(jù)經(jīng)FPGA處理后，統(tǒng)一調(diào)度，解析命令并下發(fā)，在命令中應(yīng)該包括4種信號(hào)源的信息，然后輸出各種信號(hào)源[5-6]。

3.2 W5300控制邏輯設(shè)計(jì)

以 W5300實(shí)現(xiàn)以太網(wǎng)主要包括復(fù)位、初始化、數(shù)據(jù)接收、數(shù)據(jù)發(fā)送4個(gè)模塊，可以基于FPGA用VHDL語(yǔ)言對(duì)W5300的工作方式進(jìn)行狀態(tài)設(shè)置，W5300邏輯控制流程如圖8所示。

圖8 W5300邏輯控制流程圖Fig.8 W5300 logic control flow chart

W5300在工作之前需要進(jìn)行上電復(fù)位，且復(fù)位信號(hào)RESET至少要保持2 μs的低電平，然后變?yōu)楦唠娖?，等待至?0 ms使得W5300內(nèi)部鎖相環(huán)穩(wěn)定后，再進(jìn)行W5300初始化等操作。初始化W5300就是將相應(yīng)的參數(shù)按照寫(xiě)時(shí)序要求寫(xiě)入寄存器即可，初始化分3個(gè)步驟：主機(jī)接口設(shè)置、網(wǎng)絡(luò)信息設(shè)置和內(nèi)部TX／RX存儲(chǔ)器的分配。在設(shè)置主機(jī)接口時(shí)，模式寄存器MR保持默認(rèn)值0xB800，這樣W5300便工作在16位總線寬度的直接訪問(wèn)模式；中斷屏蔽寄存器IMR寫(xiě)入0xFF，不屏蔽任何中斷。為了實(shí)現(xiàn)以太網(wǎng)傳輸協(xié)議，F(xiàn)PGA在程序中必須對(duì)SOCKET進(jìn)行初始化，本系統(tǒng)中選擇SOCKET0，通過(guò)Sn_MR（P3：P0）設(shè)置協(xié)議類(lèi)型和Sn_PORTR設(shè)置本機(jī)端口。然后執(zhí)行開(kāi)始OPEN命令。執(zhí)行OPEN命令后，如果SOCKET的狀態(tài)改變?yōu)镾OCK_UDP，則完成SOCKET的初始化。

4 系統(tǒng)試驗(yàn)結(jié)果與分析

本系統(tǒng)上位機(jī)軟件采用VB編寫(xiě)，當(dāng)上位機(jī)設(shè)定好所發(fā)信號(hào)類(lèi)型、路數(shù)、占空比、頻率、振幅等參數(shù)，處理程序根據(jù)所設(shè)參數(shù)組合成標(biāo)準(zhǔn)命令幀，然后按照協(xié)定好的統(tǒng)一的通信協(xié)議，通過(guò)以太網(wǎng)接口下發(fā)，背板接收并解析命令后再通過(guò)RS422接口轉(zhuǎn)發(fā)給各個(gè)功能版，功能版再次解析命令，并控制功能版信號(hào)產(chǎn)生模塊產(chǎn)生相應(yīng)的信號(hào)。

僅以產(chǎn)生一個(gè)4 V、2 kHz的正弦交流信號(hào)為例。如圖9為上位機(jī)控制界面，上位機(jī)發(fā)送長(zhǎng)度為9字節(jié)的命令幀6D 5B 59 BB 9E 66 00 EB 90，其中6D 5B為幀頭，EB 90為幀尾，59 BB 9E 66 00分別為“板卡”、“路數(shù)序號(hào)”、“頻率”、“振幅”、“啟動(dòng)/停止?fàn)顟B(tài)”參數(shù)。

圖9 4 V/2 kHz正弦交流信號(hào)（上位機(jī)）Fig.9 4 V/2 kHz sinusoidal ac signal（PC）

經(jīng)功能板FPGA解析命令后，控制交流正弦模塊輸出振幅4 V、頻率2 kHz的正弦交流信號(hào)。圖10為產(chǎn)生的正弦波信號(hào)。

圖10 4 V/2 kHz正弦交流信號(hào)（示波器）Fig.10 4 V/2 kHz sinusoidal ac signal（scope）

5 結(jié)語(yǔ)

本文研究設(shè)計(jì)了一種應(yīng)用于測(cè)量系統(tǒng)與飛行器控制系統(tǒng)的等效接口，產(chǎn)生各種測(cè)試所需的信號(hào)，以達(dá)到在實(shí)驗(yàn)室、總裝廠以及技術(shù)陣地能全面模擬外系統(tǒng)配合測(cè)量系統(tǒng)進(jìn)行系統(tǒng)測(cè)試。通過(guò)對(duì)系統(tǒng)實(shí)測(cè)數(shù)據(jù)和波形的分析結(jié)果顯示，系統(tǒng)能準(zhǔn)確通過(guò)以太網(wǎng)接口接收上位機(jī)發(fā)送的命令，控制各個(gè)功能模塊產(chǎn)生所需的信號(hào)，并且已成功用于某航天測(cè)試系統(tǒng)中。

[1] 蘇虎平.集成多總線的等效測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].山西：中北大學(xué)，2013.

[2] 陳海洲，葉勇，沈三民.一種測(cè)量系統(tǒng)等效器的設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2012，20（5）：265-267.

[3] 李勛，劉文怡.基于FPGA的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)[J].自動(dòng)化與儀表，2014，29（5）：57-60.

[4] 任永峰.飛航導(dǎo)彈遙測(cè)匹配裝置自動(dòng)監(jiān)測(cè)系統(tǒng)研究[D].山西：華北工學(xué)院，2000.

[5] 候伯亨，顧新.VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，1998：110-170.

[6] 蘇虎平，沈三民，劉文怡，等.基于USB和FPGA的多功能等效器設(shè)計(jì)[J].電視技術(shù)，2012，36（23）：56-59.