陳世金 徐 緩 鄧宏喜（博敏電子股份有限公司，電子薄膜與集成器件國家重點實驗室梅州研發(fā)中心，廣東 梅州 514768 ）李松松 何 為（電子科技大學電子與固體學院，四川 成都 610054）

電鍍填盲孔薄面銅化技術(shù)研究

陳世金 徐 緩 鄧宏喜
（博敏電子股份有限公司，電子薄膜與集成器件國家重點實驗室梅州研發(fā)中心，廣東 梅州 514768 ）
李松松 何 為
（電子科技大學電子與固體學院，四川 成都 610054）

為滿足印制電路精細線路的設(shè)計，對制作設(shè)備、材料和工藝技術(shù)等提出了更高的要求，尤其是HDI印制板的薄面銅化工藝技術(shù)，對精細線路的制作有著十分重要的意義。文章將就電鍍填盲孔薄面銅化工藝技術(shù)進行相關(guān)試驗研究，得出在確保盲孔凹陷度小于15μm的前提下，電鍍添加劑最佳組分配比，該條件下電鍍層的厚度最薄，從而滿足精細線路的制作要求。

脈沖電鍍；盲孔填銅；精細線路；凹陷度；添加劑

1 前言

在2015 CES（國際消費電子產(chǎn)品展）上，“中華酷聯(lián)米”等國內(nèi)高端智能手機制造商全面“出?！?，早前已向歐亞市場發(fā)起強大進攻，現(xiàn)已經(jīng)將火力對準了美國市場[1]。盡管有預(yù)測2015年中國智能手機面臨增長放緩，但開拓海外市場仍有巨大的市場潛力，尤其是5G技術(shù)、移動技術(shù)、云計算和大數(shù)據(jù)等先進技術(shù)的不斷開發(fā)，將會給電子信息產(chǎn)業(yè)帶來更大的發(fā)展契機。高端印制電路板的應(yīng)用將會越來越廣泛，尤其是高階、任意層HDI的設(shè)計將會越來越多，給印制電路制作技術(shù)帶來巨大的挑戰(zhàn)，如精細線路制作技術(shù)、電鍍填盲孔技術(shù)、精準層間對位技術(shù)和板材漲縮控制技術(shù)等。

精細線路制作技術(shù)最關(guān)鍵是要保持蝕刻線路的薄型化，即所需要蝕刻的面銅厚度越薄越容易得到精細的線路。當前，高階、任意層HDI等絕大多數(shù)都是采用電鍍填盲孔的方式來實現(xiàn)層與層之間的堆疊互連（如圖1），而要保證蝕刻前的薄面銅，就要從電鍍填盲孔這里進行控制。當然，控制較薄面銅的前提是要保證盲孔填充率，因為過大的凹陷度可能會導致互連失效的出現(xiàn)。采用脈沖水平電鍍填盲孔是能有效控制面銅厚度的，不過設(shè)備昂貴、制作成本高，并未能得到全面推廣。本文針對電鍍填盲孔的薄面銅化進行相關(guān)試驗測試，尋求一種適合常規(guī)垂直連續(xù)電鍍線（VCP）的制作工藝。

圖1 疊孔填銅任意層互連HDI電路板

2 薄面銅化技術(shù)原理

我們知道，周期換向脈沖電鍍（又稱雙向脈沖電鍍）通過正反向脈沖時間、幅度的調(diào)整可改善鍍層厚度分布均勻，同時反向脈沖有利于減薄擴散層的厚度，加快孔內(nèi)銅層的沉積速率[2]。采用脈沖電鍍方法來實現(xiàn)印制板薄面銅化對設(shè)備的要求很高，制作成本也讓許多PCB廠家望而卻步，要實現(xiàn)傳統(tǒng)電鍍設(shè)備的薄面銅化制作還需要做更多的研究。筆者采用不同電流參數(shù)組合[3][4]和對電鍍添加劑的組分進行最佳配比試驗，利用電鍍填盲孔不同時期（初始期、爆發(fā)期、末期）持續(xù)時間及盲孔底部沉積銅速率的變化，在較短的時間里得到較好填充效果，而又利用電鍍添加劑（加速劑、抑制劑、整平機）的各自作用機理進行有機、最佳配比，使孔內(nèi)銅的沉積速率是線路面的數(shù)倍，從而實現(xiàn)薄面銅化。

3 試驗部分

3.1 試驗設(shè)計

本試驗設(shè)計不同介質(zhì)層厚度狀與盲孔孔徑的測試板，采用傳統(tǒng)VCP制作，對電流參數(shù)和添加劑進行優(yōu)化、配比等，看填充合格盲孔（凹陷度小于15 μm）后，其面銅厚度是否滿足2 mil/2 mil線路的制作要求。測試板設(shè)計如圖2所示。

圖2 測試板設(shè)計

測試板完成激光鉆孔和化學沉銅后先進行閃鍍（1.2 A/dm2、10 min），使盲孔內(nèi)鍍1 μm ～ 2 μm厚度的銅層，然后再在VCP上進行填孔電鍍，最后取切片分析，觀察填孔效果及面銅厚度等。具體流程如圖3。

圖3 試驗工藝流程

在106pp面設(shè)計有2 mil、3 mil、4 mil三種不同的孔徑，在1080pp面設(shè)計有3 mil、4 mil、5 mil三種不同孔徑。2 mil/2 mil線路的制作要求面銅總厚度控制在22 μm以內(nèi)，測試板底銅除去棕化、減銅和沉銅微蝕等影響，最后銅厚在3 μm左右（閃鍍銅1 μm幾乎不增加整體銅厚）。因此，可將鍍銅厚度設(shè)計成“鍍銅15 μm”和“鍍銅18 μm”兩種情況，看填孔效果是否符合要求。

3.2 試驗材料及儀器

（1）試驗材料：A公司雙面覆銅板、106半固化片、1080半固化片；

B公司三組分電鍍添加劑的填孔系列藥水。

（2）C沉銅線、水平電鍍線，D公司VCP線，金相顯微鏡、切片研磨機等。

3.3 試驗參數(shù)

（1）填孔電鍍?nèi)芤簠?shù)。如表1所示：

表1 填孔電鍍?nèi)芤簠?shù)表

表2 試驗電流參數(shù)表

（2）試驗所用電鍍參數(shù)。如表2所示。

3.4 試驗結(jié)果

按照以上試驗參數(shù)所得實驗結(jié)果如下：

（1）鍍銅15 μm的填充效果參見表3、表4。

表3 鍍銅15μm 106pp面盲孔填充情況

表4 鍍銅15μm 1080pp面盲孔填充情況

（2）鍍銅18μm的填充效果參見表5、表6。

（3）兩種鍍銅厚度各面盲孔凹陷度及其切片情況，參見表7、表8。

表5 鍍銅18μm 106pp面盲孔填充情況

表6 鍍銅18μm 1080pp面盲孔填充情況

表7 鍍銅15μm測試板兩面盲孔凹陷度對比表

4 結(jié)論

（1）采用不同電流參數(shù)組合及對電鍍添加劑各組分進行配比調(diào)整，可得到較薄的面銅（比常規(guī)方法的面銅要薄10 μm左右），且盲孔填充效果較好（dimple小于15 μm），滿足2 mil/2 mil精細線路的制作要求。

（2）鍍銅15 μm厚度時，不同介質(zhì)層與孔徑的盲孔填充凹陷度，除1080介質(zhì)層5 mil孔徑盲孔填充為10 μm 左右外，其余均為零。鍍銅18 μm厚度時，不同介質(zhì)層與孔徑的盲孔填充凹陷度，除1080介質(zhì)層5 mil孔徑盲孔填充為5 μm 左右，其余均為零。

Study on thin surface copper technology in blind via filling plating

CHEN Shi-jin XU Huan DENG Hong-xi LI Song_song HE Wei

In order to meet the needs of fine lines PCB, it requests higher requirements to equipment, materials and technology. Especially the thin surface copper has significance for the production of fine lines in HDI process technology in PCB. In this paper relative experiment research of thin surface copper in blind via filling plating process was made. It draw a conclusion that by ensuring the blind via dimple less then 15μm, making the best ratio of the electroplating additive and under the conditions of the thinnest plating thickness, we can meet the requirements of the production of fine lines.

Pulse Plating; Blind Via Filling Plating; Fine Line; Dimple; Electroplating Additive

TN41

A

：1009-0096（2015）05-0044-03