張 萍

(江陰職業(yè)技術(shù)學(xué)院 電子信息工程系，江蘇 江陰214405)

在雷達(dá)系統(tǒng)、通信系統(tǒng)以及自動(dòng)控制系統(tǒng)中，一個(gè)高精度、高穩(wěn)定度、輸出頻率范圍寬且可調(diào)的信號(hào)源往往是設(shè)備和系統(tǒng)實(shí)現(xiàn)高性能的關(guān)鍵。而常用的信號(hào)發(fā)生器往往只能輸出低頻信號(hào)，或者只能輸出高頻信號(hào)，因此設(shè)計(jì)一種既能提供低頻信號(hào)，又能提供高頻信號(hào)的信號(hào)發(fā)生器就顯得非常必要。

信號(hào)發(fā)生器一般有這樣幾種實(shí)現(xiàn)方法:(1)用專門的函數(shù)信號(hào)發(fā)生器IC 產(chǎn)生，如L8038 等，其功能較少，精度不高，頻率上限只有300 kHz，無法產(chǎn)生更高頻率的信號(hào);(2)用單片集成芯片的函數(shù)發(fā)生器實(shí)現(xiàn)，如MAX038，能產(chǎn)生多種波形，達(dá)到較高的頻率，但是MAX038 輸出頻率是用模擬信號(hào)控制的，需要將微處理器輸出的數(shù)字信號(hào)經(jīng)過D/A 轉(zhuǎn)換，并經(jīng)過信號(hào)調(diào)理之后進(jìn)行控制，不但增加了電路的復(fù)雜程度，輸出頻率精度也不高。

為了解決以上問題，系統(tǒng)采用內(nèi)部集成了高速數(shù)字電路和高速D/A 轉(zhuǎn)換電路，直接數(shù)字合成DDS芯片實(shí)現(xiàn)信號(hào)發(fā)生器，其輸出波形具有頻率范圍寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、穩(wěn)定程度高、可編程、全數(shù)字化等特點(diǎn)［1-2］，有效克服了上述方案的不足。

1 系統(tǒng)總體方案

系統(tǒng)以TMS320LF2407 DSP 為控制核心，AD9854 為DDS 模塊構(gòu)成寬頻帶信號(hào)發(fā)生器，能夠產(chǎn)生正弦波、方波和三角波3 種波形，如圖1 所示。TMS320LF2407 和AD9854 的工作電壓都是3.3 V，兩者電平完全匹配，兩者之間可以直接進(jìn)行數(shù)據(jù)傳輸，不需要進(jìn)行電平轉(zhuǎn)換。AD9854 功耗較大，圖1 中的電源電路采用低壓差穩(wěn)壓器LM1085IS-3.3 將系統(tǒng)輸入的5 V 電源轉(zhuǎn)換為3.3 V 電壓，其輸出電流為3 A，具有足夠的驅(qū)動(dòng)能力，完全滿足AD9854 功耗要求。

圖1 系統(tǒng)總體框圖Fig.1 Overall system diagram

頻率輸入鍵盤采用4 ×4 矩陣鍵盤，可以通過此鍵盤輸入任何大小頻率。幅值選擇電路采用電阻分壓電路實(shí)現(xiàn)，電路輸出的不同電壓對(duì)應(yīng)不同的信號(hào)幅值，DSP 的A/D 轉(zhuǎn)換模塊采樣輸入電壓，控制系統(tǒng)輸出不同幅值的信號(hào)。

TMS320LF2407 根據(jù)從鍵盤輸入的頻率大小和從幅值選擇電路輸入的幅值大小，對(duì)AD9854 頻率寄存器、幅值寄存器和其他寄存器進(jìn)行編程，控制AD9854 輸出指定頻率和幅度的正弦信號(hào)，此正弦信號(hào)經(jīng)過濾波電路濾除雜波。由于AD9854 直接輸出的正弦波幅值最大只能達(dá)到1 V，而實(shí)際使用中，往往需要更大幅值的正弦波，因此濾波輸出的正弦波還需要經(jīng)過放大電路進(jìn)行幅值放大。而AD9854 輸出的正弦波頻率最高可達(dá)到150 MHz，因此這里使用的放大電路帶寬必須足夠?qū)挷拍苓M(jìn)行正確放大。

AD9854 內(nèi)置高速比較器，其產(chǎn)生的正弦波與參考電壓通過高速比較器進(jìn)行比較輸出方波信號(hào)，此方波信號(hào)經(jīng)過時(shí)鐘緩沖電路緩沖，并經(jīng)過寬帶放大電路進(jìn)行放大，即可得到所需幅值的方波信號(hào)［3-4］。此方波信號(hào)可通過積分電路進(jìn)一步得到三角波。

2 主要功能模塊的設(shè)計(jì)

2.1 DDS 波形產(chǎn)生電路

數(shù)字頻率合成(DDS)芯片AD9854 是用于高端DDS 技術(shù)的一款芯片，該芯片帶有兩個(gè)高速、高性能的正交D/A 轉(zhuǎn)換器，可以同時(shí)輸出I/Q 兩路正交信號(hào)。該芯片內(nèi)部還帶有一個(gè)超高速比較器，將芯片輸出的正弦信號(hào)與參考電壓進(jìn)行比較，可以輸出一路方波信號(hào)。當(dāng)參考時(shí)鐘源有很高精度時(shí)，AD9854 能夠產(chǎn)生高穩(wěn)定度的頻率、相位、幅度均可編程的正弦信號(hào)和方波信號(hào)。在最高300 MHz 的參考時(shí)鐘信號(hào)下理論上允許輸出信號(hào)的頻率最大為150 MHz，輸出信號(hào)頻率可達(dá)100 MHz，內(nèi)部相位截?cái)啾ＷC了良好的無雜散動(dòng)態(tài)范圍(SFDR)，內(nèi)部集成兩路14 位相位寄存器、一個(gè)鍵控整形功能、兩路48 位頻率控制字寄存器、兩路12 位高精度幅度控制寄存器。AD9854 具有多種工作模式，能夠?qū)崿F(xiàn)單音調(diào)、頻移鍵控(FSK)、二元相移鍵控(BPSK)、相移鍵控(PSK)和脈沖調(diào)頻(CHIRP)等多種輸出方式。

可以通過配置AD9854 的48Bit 頻率字F、14 Bit相位字Phase 和12 Bit 幅值字得到所需頻率和幅值的波形。AD9854 頻率控制字［5-6］(對(duì)應(yīng)并行地址為04H ～09H)、相位控制字(并行地址為00H ～01H)和幅值控制字(I 路并行地址為21H ～22H，Q 路并行地址為23H ～24H)可分別根據(jù)式(1)，(2)，(3)得到:

系統(tǒng)中AD9854 采用30 MHz 晶振，通過并行地址為IEH 的控制字配置倍頻系數(shù)為10 倍，則系統(tǒng)時(shí)鐘頻率為300 MHz。如果要得到輸出頻率為1 MHz、相位為450，幅值為0.5 V 的波形，則頻率、相位和幅值控制字應(yīng)分別為

AD9854 用常用的串行編程方式與DSP 進(jìn)行接口，圖2 為TMS320LF2407 與AD9854 接口電路示意圖。

圖2 TMS320LF2407 與AD9854 串行接口電路示意Fig.2 TMS320LF2407 and AD9854 serial interface circuit schematic

由于采用的是串行編程方式， 工作時(shí)TMS320LF2407 的引腳PA5應(yīng)該提供給S/P SELECT低電平。IORST 是IO 復(fù)位，MRST 是主復(fù)位，上電復(fù)位以后，TMS320LF2407 首先通過引腳MRST 給AD9854 一個(gè)主復(fù)位脈沖，使AD9854 處于一個(gè)初始工作狀態(tài)。FSK/BPSK/HOLD 和SHAPED KEYING是實(shí)現(xiàn)不同工作模式時(shí)的控制信號(hào)，CS，SCLK，SDIO 分別是與DSP 之間進(jìn)行數(shù)據(jù)傳輸?shù)钠x、時(shí)鐘和數(shù)據(jù)端，在工作模式配置字、頻率控制字、相位控制字和幅值控制字寫入后，最后通過引腳I/OUDCLK 輸入給AD9854 一個(gè)更新脈沖，控制字才能真正進(jìn)入到AD9854 內(nèi)核。

2.2 濾波電路

根據(jù)DDS 頻譜可知，由于相位截?cái)嗪虳/A 轉(zhuǎn)換的存在，使得輸出端存在高次諧波分量干擾，尤其是在高頻率信號(hào)輸出時(shí)干擾越大。為了得到良好的輸出信號(hào)必須要對(duì)輸出信號(hào)進(jìn)行濾波處理。本系統(tǒng)采用7 階切比雪夫?yàn)V波器［7］，如圖3 所示，采用電感與電容(0 ～100 pF)連接，通過掃頻儀調(diào)整電感和電容的值使濾波器的帶寬滿足要求。

圖3 濾波電路Fig.3 Filter circuit

2.3 寬帶放大電路

系統(tǒng)采用的是TI 公司推出的一款低功耗、電流反饋型放大器OPA695，該放大器能夠提供1.4 GHz的帶寬增益積，非常適合對(duì)高頻信號(hào)進(jìn)行放大。通常適用于視頻信號(hào)處理、線纜調(diào)制解調(diào)器、無線通信以及測(cè)試儀器等領(lǐng)域的各種應(yīng)用［8］。

由于系統(tǒng)輸出信號(hào)頻率很高，導(dǎo)致干擾的因素很多，因此高速放大器在布局布線時(shí)要非常注意。如圖4 所示，在電源和地線之間要加上去耦電容，在OPA695 電源的正負(fù)極分別串聯(lián)一個(gè)磁珠，以進(jìn)一步減小電源所帶來的干擾。在PCB 布局時(shí)，電容、電阻等元器件應(yīng)盡量靠近OPA695 芯片的引腳，以使走線長(zhǎng)度最短，從而進(jìn)一步減小因走線所帶來的干擾。電阻也最好采用貼片、噪聲小的電阻。

圖4 放大電路Fig.4 Amplifying circuit

系統(tǒng)采用±5 V 雙電源供電，并通過去耦電容和磁珠去除電源中的干擾。輸入信號(hào)經(jīng)過一個(gè)0 Ω電阻進(jìn)行濾波，輸出信號(hào)串聯(lián)一個(gè)50 Ω 電阻進(jìn)行阻抗匹配，輸入輸出信號(hào)都是采用屏蔽線連接，以防引入干擾。

高速放大器的反饋電阻為560 Ω，反向輸入端和地之間串聯(lián)一個(gè)27 Ω 固定電阻和一個(gè)1 kΩ 的可調(diào)電阻。通過調(diào)節(jié)可調(diào)電阻，可以改變電路的放大倍數(shù)。

3 實(shí)驗(yàn)測(cè)試與結(jié)果分析

在實(shí)驗(yàn)室采用數(shù)字示波器對(duì)系統(tǒng)輸出波形進(jìn)行測(cè)試，結(jié)果表明，其最低輸出頻率可達(dá)到毫赫茲，最高輸出頻率可達(dá)到百兆赫茲。圖5 和6 所示是示波器上顯示的系統(tǒng)輸出500 mHz 和90 MHz 的正弦波。從圖中可以看出，其輸出波形比較理想。當(dāng)輸出波形頻率大于500 mHz、小于90 MHz 時(shí)，波形更為理想。由此可見，系統(tǒng)輸出波形頻率范圍不但包括音頻(200 ～20 000 Hz)、視頻(1 Hz ～10 MHz)和高頻(100 kHz ～30 MHz)，而且還達(dá)到了超低頻(mHz)和甚高頻(90 MHz)，表明系統(tǒng)性能優(yōu)良，能提供很寬頻率范圍的波形。

圖7 和8 所示是1 kHz 正弦波5 倍放大前后在示波器上顯示的波形。放大之前峰-峰值為1.04 V，放大之后峰-峰值為5.03 V，放大后的幅值與放大前5倍之間的微小差異可以通過調(diào)節(jié)圖4 中的可調(diào)電阻RF 消除，此寬帶放大電路放大后波形仍然非常理想，說明系統(tǒng)寬帶放大電路放大效果良好。

圖5 500 mHz 的信號(hào)Fig.5 500 mHz signal

圖6 90 MHz 的信號(hào)Fig.6 90 MHz signal

圖7 幅值放大之前的1 kHz 正弦波Fig.7 1 kHz sine wave before amplitude amplification

圖8 幅值放大5 倍后的1 kHz 正弦波Fig.8 1 kHz sine wave after amplitude amplication 5 times

通過調(diào)節(jié)圖4 中的可變電阻RF 可以得到不同的放大倍數(shù)，從而可使系統(tǒng)輸出波形幅值變化范圍進(jìn)一步擴(kuò)大。

4 結(jié) 語

針對(duì)常用的信號(hào)發(fā)生器很難既能輸出低頻，又能輸出高頻信號(hào)，設(shè)計(jì)了一款基于AD9854 的信號(hào)發(fā)生器，系統(tǒng)由頻率輸入鍵盤、幅值選擇電路、DDS波形產(chǎn)生電路、低通濾波電路、時(shí)鐘緩存電路、寬帶放大電路和積分電路等組成。通過實(shí)驗(yàn)驗(yàn)證了當(dāng)系統(tǒng)輸出波形頻率在500 mHz ～90 MHz 時(shí)波形理想，輸出波形的頻率、幅度、相位等能實(shí)現(xiàn)精確控制，其輸出波形頻率范圍不但包括低頻和高頻，而且還可以達(dá)到超低頻和甚高頻，性能優(yōu)良，在雷達(dá)系統(tǒng)、通信系統(tǒng)以及自動(dòng)控制系統(tǒng)中具有較好的實(shí)用價(jià)值。

［1］韓旭，于小億.基于PSOC 的DDS 信號(hào)發(fā)生器設(shè)計(jì)［J］.電測(cè)與儀表，2012(3):85-88.

HAN Xu，YU Xiaoyi.Design of DDS signal generator based on PSOC［J］.Electrical Measurement and Instrumentation，2012(3):85-88.(in Chinese)

［2］李雪梅，張宏財(cái)，王學(xué)偉.基于DDS 技術(shù)的信號(hào)源設(shè)計(jì)［J］.電測(cè)與儀表，2010(1):55-56.

LI Xuemei，ZHANG Hongcai，WANG Xuewei.The design of a signal source based on DDS technology［J］. Electrical Measurement and Instrumentation，2010(1):55-56.(in Chinese)

［3］袁輝.基于FPGA 的數(shù)字信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)［J］.電子技術(shù)應(yīng)用，2011，37(9):67-69.

YUAN Hui. Design and implementation of digital signal generator based on FPGA［J］. Application of Electronic Technology，2011，37(9):67-69.(in Chinese)

［4］劉哲，韓焱，姚金杰.基于DDS 的多模信號(hào)發(fā)生器設(shè)計(jì)［J］.計(jì)算機(jī)測(cè)量與控制，2010，18(3):731-733.

LIU Zhe，HAN Yan，YAO Jinjie. Design of signal generator with multi-mode based on DDS［J］. Computer Measurement and Control，2010，18(3):731-733.(in Chinese)

［5］劉春梅，鄒傳云，曹文，等.基于DDS 芯片的相位相關(guān)雙通道信號(hào)源設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2013，39(1):43-46.

LIU Chunmei，ZOU Chuanyun，CAO Wen，et al. Design of double channel signal source with related phase based on DDS chip［J］.Application of Electronic Technology，2013，39(1):43-46.(in Chinese)

［6］張海濤，苗圃，李珍.DDS 雜散抑制技術(shù)研究與仿真［J］.計(jì)算機(jī)仿真，2011，28(2):397-400.

ZHANG Haitao，MIAO Pu，LI Zhen.Research and simulation on DDS spurious suppression［J］. Computer Simulation，2011，28(2):397-400.(in Chinese)

［7］苗圃，張海濤，龐永星.基于DDS 的低通濾波器設(shè)計(jì)與仿真［J］.電子技術(shù)應(yīng)用，2010(5):52-56.

MIAO Pu，ZHANG Haitao，PANG Yongxing.Design and simulation of low pass-filter based on DDS［J］.Application of Electronic Technology，2010(5):52-56.(in Chinese)

［8］張凱琳，蘇淑靖，劉利生，等.基于FPGA 的DDS 多路信號(hào)源設(shè)計(jì)［J］.電測(cè)與儀表，2011(3):63-65.

ZHANG Kailin，SU Shujing，LIU Lisheng，et al. Design of multi-channel DDS signal generator based on FPGA［J］. Electrical Measurement and Instrumentation，2011(3):63-65.(in Chinese)