王秀蓮 葉 偉, 呂 巖

(1.沈陽理工大學信息科學與工程學院，沈陽 110159；2.中國科學院沈陽自動化研究所，沈陽 110016)

隨著電子工業(yè)和計算機工業(yè)的飛速發(fā)展，數(shù)據(jù)采集系統(tǒng)在網(wǎng)絡(luò)、通信及工業(yè)控制等領(lǐng)域得到了廣泛的應(yīng)用。同時對數(shù)據(jù)采集系統(tǒng)的設(shè)計要求越來越高，不僅要求接口簡單靈活、實時性高，而且要求有較高的傳輸率[1]。在具有Profibus-DP總線運行監(jiān)測、故障診斷、協(xié)議分析，更高級的協(xié)議認證測試功能的總線分析器中就需要對總線上的狀態(tài)數(shù)據(jù)進行實時采集。面向工業(yè)現(xiàn)場總線Profibus-DP分析器主要用于Profibus-DP現(xiàn)場總線的診斷分析與維護。Profibus-DP總線分析器用于連接PC終端到Profibus-DP總線，其主要功能是完成Profibus-DP總線通信數(shù)據(jù)傳輸、通信服務(wù)映射、通信協(xié)議映射和行規(guī)映射[2]。Profibus-DP總線分析器具有主站的功能，DP主站側(cè)重控制和通信，總線分析器側(cè)重主站監(jiān)測和配置。

筆者設(shè)計了一種基于FPGA和USB2.0的高速數(shù)據(jù)采集系統(tǒng)，采用FPGA作主控制器，通過AD控制模塊接收來自現(xiàn)場總線上工作狀態(tài)的信息數(shù)據(jù)，并根據(jù)需要對這些數(shù)據(jù)進行處理，然后通過USB接口模塊將采集的數(shù)據(jù)經(jīng)USB總線送入計算機顯示，通過采集的數(shù)據(jù)波形分析總線上的運行狀態(tài)，為Profibus-DP總線分析器實現(xiàn)高級功能提供可靠的基礎(chǔ)。FPGA具有高時鐘頻率、運行速度快、效率高及組成形式靈活等優(yōu)點，因此利用FPGA作主控制器對現(xiàn)場總線上的數(shù)據(jù)進行采集具有重要的價值。

目前具有類似功能的Profibus-DP主站設(shè)備中的控制器、緩存和通信控制器基本都是采用ARM+ASPC2協(xié)議芯片[3，4]和ARM+赫優(yōu)通信模塊[5，6]的解決方案。采用上述方案不能實現(xiàn)總線分析器的功能，因為采用協(xié)議芯片會屏蔽掉總線的部分信息，不能完全獲取總線的工作信息和狀態(tài)，必須采用FPGA定制化的通信控制器來實現(xiàn)分析器的功能需求和實時性要求[7]。筆者設(shè)計的系統(tǒng)采用FPGA硬件電路實現(xiàn)，使通信數(shù)據(jù)延遲最小，提高了處理性能，降低PC機的處理器負荷。Profibus-DP總線分析器應(yīng)用模式如圖1所示。

圖1 Profibus-DP總線分析器應(yīng)用模式

Profibus-DP現(xiàn)場總線分析器包括4部分：USB 2.0控制器用于實現(xiàn)計算機的通信功能；FPGA模塊用于實現(xiàn)計算機的通信服務(wù)到Profibus-DP現(xiàn)場總線的映射，同時實現(xiàn)Profibus-DP通信編/解碼處理；信號隔離實現(xiàn)PC端到Profibus-DP現(xiàn)場總線的數(shù)據(jù)信號隔離；高速信號采集和Profibus物理通用異步收發(fā)器用于實現(xiàn)信號的采集和Profibus-DP物理層通信。

整個系統(tǒng)以高速數(shù)據(jù)采集模塊為核心，配備符合物理層標準的接口電路、滿足標準要求的信號隔離模塊、USB 2.0全速通信模塊和FPGA的信號處理模塊。整個系統(tǒng)存在3條數(shù)據(jù)通路：

a. 高速數(shù)據(jù)采集→FPGA→USB 2.0→PC；

b. DP RS-485→FPGA→USB 2.0→PC；

c. PC→USB 2.0→FPGA→DP RS-485。

高速數(shù)據(jù)采集板用到的芯片有：FPGA芯片、高速AD芯片、SDRAM芯片、USB2.0芯片及RS-485驅(qū)動器芯片等。高速數(shù)據(jù)采集板的結(jié)構(gòu)框圖如圖2所示。

圖2 高速數(shù)據(jù)采集板結(jié)構(gòu)框圖

2 硬件電路設(shè)計

硬件電路有模擬信號調(diào)理電路、AD接口電路、SDRAM接口電路、Profibus-DP通信電路及USB接口電路等。

模擬信號調(diào)理電路設(shè)計。模擬信號調(diào)理電路的主要芯片是LMH6702。LMH6702是雙電源供電，設(shè)計電源時就要設(shè)計出-5V電源，通過電路負載能力的計算采用CRZ0505NC能滿足-5V的負載要求。整個調(diào)理電路的目的是將總線上采集的-9～9V電壓信號調(diào)理到ADC08200能轉(zhuǎn)換的0.0～2.1V范圍內(nèi)。調(diào)理電路如圖3所示，利用分壓電阻得到0.9V基準電壓，在分壓電路中使用2.5V的穩(wěn)壓器，使其輸入到運放正相輸入端的電壓更穩(wěn)定，同時在AD轉(zhuǎn)換電壓范圍的電路中也使用同樣的2.5V穩(wěn)壓器保證電壓一致、穩(wěn)定。分壓之后利用運放LMH6702來構(gòu)成電壓跟隨器提供直流偏置[8]。B-line的調(diào)理電路采用同樣的設(shè)計。

AD接口電路設(shè)計。AD芯片使用TI公司的ADC08200，ADC08200是單通道、低功耗、高速8位模數(shù)轉(zhuǎn)換器，它具有成本低、體積小及易于使用等優(yōu)點,最高采樣率達200MS/s。為了滿足高速采集的要求，采用A-line、B-line兩路同時采集。AD接口電路如圖4所示。

兩路AD同時采集A-line、B-line模擬信號，通過FIFO存儲到SDRAM,然后對數(shù)據(jù)進行必要的處理。AD1_CLK、AD2_CLK是兩個AD轉(zhuǎn)換器的時鐘，AD1_PD、AD2_PD是兩個AD轉(zhuǎn)換器的PD(PD為掉電保護)，當PD為低時D0～D7正常輸出，當PD為高時D0～D7輸出保持，AD1_DATA[0：7]、AD2_DATA[0：7]是兩個AD轉(zhuǎn)換器的數(shù)據(jù)線。

Profibus-DP通信電路設(shè)計。RS-485的驅(qū)動器采用集成芯片SN65HVD1176。Profibus-DP通信電路如圖5所示。電隔離模塊采用NVE公司的IL614，該芯片內(nèi)部集成三通道線性GMR傳感器隔離通道，輸入采用線圈結(jié)構(gòu)，只要提供5mA電流即可使輸入電平通過隔離柵。IL614具有高速、低延遲、低功耗、長壽命、小體積及高可靠性等特點，非常適合Profibus-DP的隔離應(yīng)用，滿足設(shè)計要求。

圖3 模擬信號調(diào)理電路

圖4 高速AD接口電路

圖5 Profibus-DP通信電路

USB接口電路設(shè)計。該電路采用Cypress公司推出的EZ-USBFX2系列芯片CY7C68013A[9]。EZ-USB FX2系列芯片是世界上第一款集成USB2.0協(xié)議的微處理器，它集成了USB2.0收發(fā)器、串行接口引擎(SIE)、增強的8051微控制器和可編程的外圍接口，并且提供了完善的固件和主機程序開發(fā)包。該微處理器的CPU采用的是增強型805l內(nèi)核，比標準的8051速度快，硬件資源也更為豐富，功能更強大。它支持12Mbit/s的全速傳輸模式和480Mbit/s的高速傳輸模式。USB接口電路的主要功能是把處理后的數(shù)據(jù)送到USB2.0芯片中，通過USB總線送到上位機中。USB2.0芯片通過I2C總線外擴一片128KByte的EEPROM，用來存儲USB固件程序及重要的數(shù)據(jù)等。

3 系統(tǒng)軟件設(shè)計

系統(tǒng)的主控制芯片采用Xilinx公司Spartan-6系列的FPGA，型號為XC6SLX25。在Xilinx ISE 開發(fā)環(huán)境下，用Verilog HDL硬件語言開發(fā)，完成數(shù)據(jù)采集控制、數(shù)據(jù)存儲控制及USB控制等模塊的設(shè)計。整個數(shù)據(jù)采集系統(tǒng)的工作流程如圖6所示。

圖6 數(shù)據(jù)采集系統(tǒng)的工作流程

采集過程：

a. 初始化FPGA——FPGA邏輯控制AD采集開啟和SDRAM數(shù)據(jù)存儲。其中包括AD及SDRAM等時鐘的產(chǎn)生。在Xilinx Spartan-6系列的FPGA芯片中，不再使用分立的DCM或者PLL核來調(diào)用底層資源，而是通過統(tǒng)一的“Clock Wizard” IP核來完成各個控制模塊的時鐘，使設(shè)計更加方便。

b. 將儲存的數(shù)據(jù)進行必要的處理后，通過USB總線進行數(shù)據(jù)傳輸，由上位機發(fā)出傳輸命令，通過FPGA內(nèi)部的邏輯控制將數(shù)據(jù)傳輸?shù)缴衔粰C。FPGA只需要利用FX2做一個USB 2.0接口而實現(xiàn)與主機的高速通信，而它本身又能夠提供滿足Slave FIFO要求的傳輸時序，可以做Slave FIFO主控制器。Slave FIFO模式是FX2最常用的模式。在這種方式下，F(xiàn)X2內(nèi)嵌的8051固件的功能只是配置Slave FIFO相關(guān)的寄存器和控制FX2工作在Slave FIFO模式下的時間。一旦8051固件將相關(guān)的寄存器配置完畢，且使自身工作在Slave FIFO模式下后，F(xiàn)PGA可按照Slave FIFO的傳輸時序，與主機進行高速通信，而在通信過程中不需要8051固件的參與。

4 實驗測試

搭建了一個小型測試驗證系統(tǒng)，系統(tǒng)由西門子PLC作為主站，采用已有的模塊設(shè)計了8個測試節(jié)點，用以模擬總線工作狀態(tài)和故障現(xiàn)象。實驗系統(tǒng)如圖7所示。

5 結(jié)束語

為了實現(xiàn)Profibus-DP總線分析工具對Profibus-DP總線運行監(jiān)測、故障診斷和協(xié)議分析，提供更高級的協(xié)議認證測試功能，筆者設(shè)計了一個基于Profibus-DP總線分析器的高速數(shù)據(jù)采集系統(tǒng)。給出了高速硬件電路及FPGA程序設(shè)計等，同時在搭建的實驗測試環(huán)境下進行測試，該系統(tǒng)能很好地完成數(shù)據(jù)采集任務(wù)。與傳統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)相比，該系統(tǒng)具有特殊定制性和更強的抗干擾能力。

圖7 Profibus-DP現(xiàn)場總線實驗系統(tǒng)

[1] 孫東輝,胡輝,郭云波.基于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計[J].微計算機信息,2009，25(8):209～210，258.

[2] 周侗，胡靜濤，楊志家.Profibus協(xié)議分析軟件的設(shè)計與實現(xiàn)[J].化工自動化及儀表，2012，39(10)：1300～1301,1364.

[3] 黃治文.基于ARM的Profibus-DP主站設(shè)計與研究[D].南京：南京理工大學，2009.

[4] 胡建中,李開成.基于ASPC2的Profibus-DP主站的研究[J].計算機測量與控制，2004，(12)：1185～1187，1194.

[5] 張曉剛,鄧梧鵬.基于赫優(yōu)訊嵌入式模塊的Profibus-DP主站系統(tǒng)的設(shè)計[C]. 中國儀器儀表學會2008學術(shù)年會第二屆智能檢測控制技術(shù)及儀表裝置發(fā)展研討會論文集.北京：中國儀器儀表學會過程檢測控制儀表分會，2008：22～29.

[6] 高娣.Profibus-DP主站模塊的開發(fā)[D].北京：北方工業(yè)大學，2012.

[7] 孫倩華,滿慶豐,夏繼強.FPGA和ARM的Profibus-DP主站通信平臺設(shè)計[J].單片機與嵌入式系統(tǒng)應(yīng)用，2010,(2)：65～67.

[8] 康華光，陳大欽，張林.電子技術(shù)基礎(chǔ):模擬部分[M].北京：高等教育出版社,2006.

[9] 熊俊俏,劉崢.基于CY7C68013的高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計[J].電子技術(shù)應(yīng)用，2010，(7)：73～75.