張軍權(quán) 姚舜才

存儲(chǔ)測(cè)試技術(shù)是建立在超大規(guī)模集成電路和計(jì)算機(jī)技術(shù)基礎(chǔ)之上的現(xiàn)代測(cè)試技術(shù)。存儲(chǔ)測(cè)試系統(tǒng)是為完成存儲(chǔ)測(cè)試目的而設(shè)計(jì)的物理系統(tǒng)，它工作在高溫、高壓、強(qiáng)沖擊振動(dòng)、高過(guò)載等惡劣環(huán)境和緊湊設(shè)計(jì)條件下，自動(dòng)完成被測(cè)信息的實(shí)時(shí)采集與存儲(chǔ)記憶。

本系統(tǒng)主要由三路并行數(shù)據(jù)接口，RAM，CPLD 芯片，以及計(jì)算機(jī)的外設(shè)組成。設(shè)計(jì)電路中CPLD 主要起時(shí)序控制作用，在由計(jì)算機(jī)發(fā)出選擇其中一路數(shù)據(jù)進(jìn)行存儲(chǔ)的處理請(qǐng)求后，經(jīng)由CPLD 來(lái)控制選通三路數(shù)字量中的一路數(shù)據(jù)，然后數(shù)據(jù)通過(guò)數(shù)據(jù)電纜被讀取到存儲(chǔ)器中并進(jìn)行存儲(chǔ)。數(shù)據(jù)存儲(chǔ)完畢，當(dāng)計(jì)算機(jī)發(fā)出讀取數(shù)據(jù)請(qǐng)求后，通過(guò)CPLD 的控制作用，存儲(chǔ)后的數(shù)字量按照EPP 模式從RAM 經(jīng)由并行接口讀入到計(jì)算機(jī)中，通過(guò)軟件實(shí)現(xiàn)顯示和檢測(cè)，本存儲(chǔ)系統(tǒng)實(shí)現(xiàn)的是一個(gè)動(dòng)態(tài)的存儲(chǔ)過(guò)程。

引言

存儲(chǔ)測(cè)試是被測(cè)對(duì)象在允許約束的條件下，通過(guò)內(nèi)置微型存儲(chǔ)測(cè)試儀器實(shí)時(shí)采集與存儲(chǔ)信息，而后通過(guò)記錄儀和一定手段再現(xiàn)被測(cè)信息的一種動(dòng)態(tài)測(cè)試技術(shù)。存儲(chǔ)測(cè)試技術(shù)特點(diǎn)是現(xiàn)場(chǎng)實(shí)時(shí)完成數(shù)據(jù)采集與存儲(chǔ)，特別是在多種惡劣環(huán)境和緊湊設(shè)計(jì)條件下完成動(dòng)態(tài)參數(shù)測(cè)試，事后回收處理再現(xiàn) 。

存儲(chǔ)系統(tǒng)的工作狀態(tài)有三種，即存儲(chǔ)、保持和讀出。數(shù)據(jù)采集和存儲(chǔ)系統(tǒng)在金融、工業(yè)生產(chǎn)、控制和航空、航天、兵器等國(guó)防部門(mén)有著廣泛的應(yīng)用。

當(dāng)前存儲(chǔ)測(cè)試系統(tǒng)正向超大容量、模塊化和智能化方向發(fā)展。綜上所述，存儲(chǔ)測(cè)試技術(shù)是在特殊環(huán)境條件下完成運(yùn)動(dòng)體工作狀況參數(shù)測(cè)試的有效手段，其發(fā)展方興未艾，應(yīng)用前景廣闊，它已經(jīng)發(fā)展成為測(cè)試、計(jì)量技術(shù)與儀器科學(xué)的一個(gè)重要分支。

硬件電路設(shè)計(jì)

設(shè)計(jì)方案

硬件電路設(shè)計(jì)流程

本課題在設(shè)計(jì)過(guò)程中主要依據(jù)的流程圖如圖1 所示。

圖1 系統(tǒng)設(shè)計(jì)流程圖

圖2 系統(tǒng)的硬件框圖

本系統(tǒng)主要由三路并行數(shù)據(jù)接口，RAM，CPLD 芯片，以及計(jì)算機(jī)的外設(shè)組成。設(shè)計(jì)電路中CPLD 主要起時(shí)序控制作用，在由計(jì)算機(jī)發(fā)出選擇其中一路數(shù)據(jù)進(jìn)行存儲(chǔ)的處理請(qǐng)求后，經(jīng)由CPLD 來(lái)控制選通三路數(shù)字量中的一路數(shù)據(jù)，然后數(shù)據(jù)通過(guò)數(shù)據(jù)電纜被讀取到存儲(chǔ)器中并進(jìn)行存儲(chǔ)。數(shù)據(jù)存儲(chǔ)完畢，當(dāng)計(jì)算機(jī)發(fā)出讀取數(shù)據(jù)請(qǐng)求后，通過(guò)CPLD 的控制作用，存儲(chǔ)后的數(shù)字量按照EPP模式從RAM 經(jīng)由并行接口讀入到計(jì)算機(jī)中，通過(guò)軟件實(shí)現(xiàn)顯示和檢測(cè)，本存儲(chǔ)系統(tǒng)實(shí)現(xiàn)的是一個(gè)動(dòng)態(tài)的存儲(chǔ)過(guò)程。數(shù)據(jù)的存儲(chǔ)與讀取過(guò)程需利用VHDL 語(yǔ)言對(duì)本課題中的數(shù)字量傳輸過(guò)程進(jìn)行相應(yīng)的時(shí)序控制邏輯編程，用MAXPLUSII 軟件進(jìn)行編譯與仿真。

硬件電路原理框圖

該系統(tǒng)的硬件框圖如圖2 所示。三路并行數(shù)據(jù)量接口在數(shù)字量取數(shù)時(shí)所對(duì)應(yīng)的名稱分別為綜控機(jī)取數(shù)，慣導(dǎo)取數(shù)，雷達(dá)取數(shù)。數(shù)字信號(hào)由并行數(shù)字量接口向存儲(chǔ)芯片628512 傳輸過(guò)程經(jīng)由雙向數(shù)據(jù)選通芯片74HC245。

電路設(shè)計(jì)原理分析

三路并行數(shù)據(jù)接口電路分析

三路并行數(shù)據(jù)接口電路如圖3 所示。YGKQ，YGDQ，YLDQ 分別是控制綜控機(jī)取數(shù)，慣導(dǎo)取數(shù)和雷達(dá)取數(shù)的總控制信號(hào)。當(dāng)YZKQ 有時(shí)鐘信號(hào)時(shí)，綜控機(jī)數(shù)字量接口通道選通，數(shù)字信號(hào)經(jīng)由此通道存儲(chǔ)到存儲(chǔ)芯片628512 中，此時(shí)YGDQ，YLDQ 沒(méi)有時(shí)鐘信號(hào)，慣導(dǎo)取數(shù)和雷達(dá)取數(shù)通道不選通，即三路并行數(shù)字信號(hào)中選一路存儲(chǔ)。當(dāng)其他兩路信號(hào)分別被選通時(shí)的過(guò)程和剩余兩路電路狀態(tài)也與綜控機(jī)數(shù)字量接口通道被選通時(shí)相同。

圖3 三路并行數(shù)據(jù)接口電路

圖4 讀取數(shù)據(jù)時(shí)仿真圖

EPM7128S 芯片的應(yīng)用

根據(jù)本系統(tǒng)的設(shè)計(jì)需要，采用EPM7128S 芯片。它是整個(gè)電路的核心部分，負(fù)責(zé)控制整個(gè)電路的時(shí)序邏輯。綜控機(jī)發(fā)出取數(shù)請(qǐng)求，外設(shè)收到該請(qǐng)求后，在約2us后將數(shù)據(jù)穩(wěn)定輸出到并行接口，并且一直保持直到下一取數(shù)請(qǐng)求發(fā)出。當(dāng)計(jì)算機(jī)將希望存儲(chǔ)數(shù)據(jù)的愿望反映給EPM7128S 芯片后，輸入的時(shí)鐘信號(hào)經(jīng)由EPM7128S內(nèi)部編程后，如圖在定義為YZKQ 的46 管腳輸出。當(dāng)外設(shè)接收到Y(jié)ZKQ 的脈沖信號(hào)，發(fā)送數(shù)據(jù)時(shí)，EPM7128S通過(guò)編程控制定義為WR 的的信號(hào)。而WR 的時(shí)鐘信號(hào)直接影響HM628512 存儲(chǔ)芯片的存儲(chǔ)。此外，存儲(chǔ)數(shù)據(jù)時(shí)的地址的遞推也由EPM7128S 芯片進(jìn)行編程來(lái)實(shí)現(xiàn)。當(dāng)存儲(chǔ)完畢，計(jì)算機(jī)發(fā)出讀取數(shù)據(jù)請(qǐng)求時(shí)，EPM7128S芯片通過(guò)控制定義為RD 管腳來(lái)控制對(duì)存儲(chǔ)芯片數(shù)據(jù)輸出。EPM7128S對(duì)其他兩路在選通時(shí)的時(shí)序控制也是相同的。

主控制芯片整體設(shè)計(jì)電路的仿真

在對(duì)主控制芯片整體設(shè)計(jì)電路進(jìn)行仿真后，以YZKQ通道為例，給出了仿真圖如圖4 所示。

結(jié)論

本文介紹了所設(shè)計(jì)的三路并行數(shù)字量存儲(chǔ)系統(tǒng)的各部分電路及原理，并對(duì)部分電路作了一一分析說(shuō)明。設(shè)計(jì)過(guò)程中，三路數(shù)字量采用了并行的接口，考慮到如何得知電路何時(shí)開(kāi)始存儲(chǔ)，何時(shí)存儲(chǔ)完畢的問(wèn)題，在電路設(shè)計(jì)中加入了信號(hào)燈指示部分的電路，良好的實(shí)現(xiàn)了其功能。