張軍杰 韓啟龍 劉克敢（深圳崇達(dá)多層線路板有限公司，廣東 深圳 518132）

孔電阻變異影響因素分析

張軍杰 韓啟龍 劉克敢
（深圳崇達(dá)多層線路板有限公司，廣東 深圳 518132）

目前市場上越來越多的客戶要求進(jìn)行低電阻高絕緣的電子測試，這類PCB中，部分PCB線路不單是導(dǎo)線同時(shí)還是信號線，線路的阻值變化會(huì)造成信號的延滯和衰減，引發(fā)功能性問題。本文主要介紹了孔電阻的測試原理，通過對影響孔阻值變化的因素進(jìn)行分析驗(yàn)證，并逐個(gè)分析論證，最終定位問題根源之所在。

孔電阻；鍍銅；減成法

1 前言

通常情況下，PCB的開短路測試參數(shù)值中的開路阻抗設(shè)為25Ω，線路阻值大于25Ω時(shí)機(jī)器判斷為開路，小于25Ω時(shí)機(jī)器判斷為合格，對于阻值小于25Ω的線路則無法精確測試出其實(shí)際電阻值，25Ω以下的線路成為測試盲區(qū)。在實(shí)際生產(chǎn)中發(fā)現(xiàn)PCB的某些缺陷，如孔內(nèi)無銅、空洞、銅薄、線幼、線路缺口等問題均會(huì)影響到線路阻值，當(dāng)阻值小于25Ω時(shí)，用通常的開短路測試方法來測試以上缺陷板時(shí)，測試結(jié)果顯示PASS，但客戶經(jīng)過高溫焊接后阻值發(fā)生變化，導(dǎo)致開路問題發(fā)生。

現(xiàn)有的測量PCB導(dǎo)孔用的是普通的兩線測試，測量導(dǎo)孔的電路共用一個(gè)電壓回流以及電流回路，由于電壓測量回路與電流測量回路本身也有阻抗，對導(dǎo)孔的測量值干擾太，造成測量精度不準(zhǔn)，不能滿足用戶的要求，故目前PCB電測業(yè)界正在推廣四線式測試法應(yīng)用于PCB開路測試中。

2 PCB孔電阻原理介紹

2.1 四線測試孔電阻簡介

孔電阻控制是一項(xiàng)既重要又具有特色的項(xiàng)目，有別于單純的通斷測試，更能反映孔壁銅厚的狀況。下面對孔電阻測試方式作一簡單介紹：開爾文連接方式（或稱四線測試方式）如圖1所示。

開爾文連接有兩個(gè)要求：對于每個(gè)測試點(diǎn)都有一條激勵(lì)線和一條檢測線，二者嚴(yán)格分開，各自構(gòu)成獨(dú)立回路；同時(shí)要求檢測線必須接到一個(gè)有極高輸入阻抗的測試回路上，使流過檢測線的電流極小，近似為零。

激勵(lì)線即是電流供給回路，檢測線即是電壓測定回路，電流、電壓兩回路各自獨(dú)立。電流供給回路兩端子與電壓測定回路兩端子共計(jì)四端子，故稱四線測試。可精確測定被測PCB 之微小阻值，其四線測試的測試精度可達(dá)到mΩ級。

圖1 開爾文連接

2.2 孔電阻計(jì)算公式

R=ρ×L/S

式中：ρ——銅的電阻率：

0.017（mΩ×mm），L——板厚；

S——面積=πt(d-t)（mm2）[其中：d=孔徑]

2.3 孔電阻的測試

孔電阻的測量用很簡單的伏歐法R=V/I，其測試模型如圖2。

圖2 四線測試

3 PCB孔電阻變化差異原因分析

3.1 試驗(yàn)一：正常流程，兩次沉銅+兩次加厚銅

（1）試驗(yàn)設(shè)計(jì)

選則一款典型產(chǎn)品，最小孔徑Φ0.25mm，厚徑比12：1。擬訂了下述兩次沉銅、兩次加厚銅流程：正常流程→鉆孔→去鉆污→沉銅1→加厚銅1→沉銅2→加厚銅2→圖形轉(zhuǎn)移→圖形電鍍→正常流程。

（2）試驗(yàn)結(jié)果及分析

終測后結(jié)果孔內(nèi)無銅比例為30%～50%，切片分析主要原因?yàn)槿?、圖電鍍銅及鍍錫不良（圖片見表1），缺陷率很高而且數(shù)量不穩(wěn)定，需要進(jìn)一步的驗(yàn)證分析。

表1 孔無銅原因分析

3.2 試驗(yàn)二：在試驗(yàn)一基礎(chǔ)上進(jìn)行工藝改良

（1）試驗(yàn)設(shè)計(jì)

從不良切片顯示可看出，解決鍍銅及鍍錫不良及改善塞孔非常重要。通過以往經(jīng)驗(yàn)，決定從以下方法對上述問題進(jìn)行改善。見下表2。

表2 孔無銅改善措施

（2）試驗(yàn)結(jié)果及分析

經(jīng)過上述改善，終測后結(jié)果顯示孔內(nèi)無銅比例降至4.7%，孔電阻測試數(shù)據(jù)如下，要求孔電阻＜2.9 mΩ。見圖3，試驗(yàn)二條件下工藝改良的孔電阻測試數(shù)據(jù)，孔電阻值主要分布在（1.4～2.0）mΩ，12356個(gè)孔中有22個(gè)孔超出2.9 mΩ，缺陷率為0.178%，整體銅厚偏厚且不均勻。

圖3 孔電阻分布圖

（3）孔電阻超標(biāo)原因分析

對孔電阻超標(biāo)的孔做切片分析，發(fā)現(xiàn)兩種現(xiàn)象存在，一是銅層由兩頭向中間逐漸變薄，孔中間僅5 mm ～10 mm；二是塞孔即孔內(nèi)鍍銅不良。見表3所示。

表3 孔內(nèi)鍍銅不良

造成銅層薄和鍍銅不良的原因主要有：

①圖形電鍍銅時(shí)藥水對孔內(nèi)浸潤不佳，造成孔內(nèi)鍍銅不良或深鍍能力不夠；

②鍍銅后孔徑減少（0.05～0.1）mm，提高了鍍錫的難度，在蝕刻時(shí)形成較薄的銅層；

③在圖形電鍍銅前孔內(nèi)有塞孔或毛刺；

④鍍銅后孔壁經(jīng)微蝕造成孔壁銅厚偏薄。

3.3 試驗(yàn)三：改正常法為減成法，解決孔電阻問題

（1）試驗(yàn)設(shè)計(jì)

流程更改為：正常流程→鉆孔→去鉆污→沉銅1→加厚銅→沉銅2→脈沖電鍍銅→圖形轉(zhuǎn)移→酸性蝕刻→正常流程，因?yàn)橥ㄟ^流程的更改，還可以獲得以下優(yōu)勢：

（A）避免鍍錫不良問題；

（B）避免圖形鍍銅而引起的不良品；

（C）采用脈沖電鍍，可提高鍍銅的深鍍能力；

（D）脈沖電鍍生產(chǎn)線有振蕩器及采用Edactor的攪拌方式，減少孔內(nèi)氣泡，改善孔內(nèi)鍍層質(zhì)量。

加強(qiáng)鉆孔工藝控制及操作，從保養(yǎng)、過濾系統(tǒng)改善、加強(qiáng)清潔等方面減少過孔毛刺及塞孔；

限制Entek的返工次數(shù)，減少因?yàn)榉倒ぴ斐傻你~薄，規(guī)定只可返工一次來保證孔銅。

（2）試驗(yàn)結(jié)果

通過上述改良，重新制作樣板,抽測18 pnl（共45036個(gè)孔）其孔電阻值未發(fā)現(xiàn)有孔電阻超標(biāo)，具體測試數(shù)據(jù)阻值小于2.0 mΩ，最小銅厚28 mm。

4 結(jié)語

通過對PCB孔電阻變化差異原因分析，并進(jìn)行一系列的試驗(yàn)驗(yàn)證,從工藝流程的優(yōu)化、采用不用的電鍍方式、鉆孔工藝參數(shù)的優(yōu)化、加強(qiáng)保養(yǎng)清潔規(guī)范化、限制Entek的返工次數(shù)等幾個(gè)方面著手，解決了孔阻值超差的問題。

[1]劉璐. 印制線路板微孔鍍銅能力的研究[J]. 印制電路信息, 2010/S1.

[2]陳于春. 高厚徑比PCB深鍍能力影響因素的研究[J]. 電鍍與環(huán)保, 2009,6.

[3]周毅. 微孔無銅原因分析與改善[J]. 印制電路信息, 2012, 9.

[4]張炳龍,丁玉鮮. PCB孔金屬化電阻的測量與分析[J]. 印制電路信息, 2010,8.

張軍杰，從事線路板研發(fā)工作8年，高級工程師，負(fù)責(zé)HDI新產(chǎn)品的技術(shù)開發(fā)工作。

Analysis and argument difference root cause of the PCB hole resistivity

ZHANG Jun-jie HAN Qi-long LIU Ke-gan

On the market at present, more and more customers demands for low resistance and high insulation of electronic testing. For this kind of PCB, wire is not only part of the PCB line or signal lines, at the same time, line resistance changes will cause delay and attenuation of signals, cause functional problems. This article mainly introduced the hole resistance testing principle, made the analysis of factors influencing the resistance changes of hole, and analyzed one by one, finally located the root cause.

Through Hole Resistance; Copper Plating; Subtractive Process

TN41

A

1009-0096（2015）01-0023-03