段海艦，孔慶忠

（內(nèi)蒙古工業(yè)大學(xué) 機(jī)械學(xué)院，內(nèi)蒙古 呼和浩特 010051）

0 引言

臺(tái)式射頻儀表平臺(tái)主要是針對(duì)射頻信號(hào)的測(cè)量提供測(cè)試平臺(tái)，可以測(cè)試射頻信號(hào)的頻譜，包括信號(hào)頻譜分析和矢量信號(hào)分析功能，可以產(chǎn)生高精度的信號(hào)源，用于搭建完整的測(cè)試系統(tǒng)，以便在實(shí)際測(cè)試信號(hào)或者是高校做實(shí)驗(yàn)時(shí)使用。

1 臺(tái)式射頻儀表平臺(tái)的結(jié)構(gòu)

臺(tái)式射頻儀表平臺(tái)的結(jié)構(gòu)如圖1所示。其硬件系統(tǒng)包括擴(kuò)展信號(hào)處理板、射頻發(fā)射板、射頻接收板、射頻擴(kuò)展板、系統(tǒng)控制和信號(hào)處理板。系統(tǒng)控制和信號(hào)處理板卡在臺(tái)式射頻儀表的最下方位置，其主要完成整個(gè)系統(tǒng)內(nèi)的信號(hào)接收、處理以及傳輸功能。

圖1 臺(tái)式射頻儀表的結(jié)構(gòu)圖

2 系統(tǒng)控制和信號(hào)處理板板卡的設(shè)計(jì)及功能實(shí)現(xiàn)

系統(tǒng)控制和信號(hào)處理板主要完成系統(tǒng)的控制和中頻信號(hào)處理，包括頻譜儀需要的信號(hào)處理功能，其硬件結(jié)構(gòu)框架如圖2所示。根據(jù)總體設(shè)計(jì)要求，系統(tǒng)控制和信號(hào)處理板卡位于系統(tǒng)的0槽，對(duì)外提供1路千兆調(diào)試網(wǎng)口，1路PCIE接口，2路SATA硬盤接口，2路USB接口，1路觸發(fā)信號(hào)輸入接口，1路觸發(fā)信號(hào)輸出接口，1路10MHz時(shí)鐘輸出接口，1路10MHz時(shí)鐘輸入接口，1路SPI總線接口，2路風(fēng)機(jī)轉(zhuǎn)速指示信號(hào)接口，VGA接口，鍵盤按鈕接口等。

2.1 ATX電源控制模塊

臺(tái)式射頻儀表的電源智能控制通過系統(tǒng)控制和信號(hào)處理板實(shí)現(xiàn)，當(dāng)系統(tǒng)電源接上交流220V后，先輸出5VSB的電壓，通過接插件提供給臺(tái)式射頻儀表平臺(tái)COM EXPRESS板卡，經(jīng)過電壓轉(zhuǎn)換芯片轉(zhuǎn)成3.3 VSB給系統(tǒng)控制和信號(hào)處理板板上的單片機(jī)供電，單片機(jī)驅(qū)動(dòng)前面板的電源狀態(tài)指示燈亮，說明220V電源已經(jīng)接通。此時(shí)ATX只有+5VSB電壓供電，臺(tái)式射頻儀表平臺(tái)板卡內(nèi)的CPU并沒有運(yùn)行。系統(tǒng)控制和信號(hào)處理板電源控制原理如圖3所示。

當(dāng)按下前面板的電源按鍵后，PS＿IN信號(hào)產(chǎn)生一個(gè)低脈沖，該信號(hào)送給 W83627的ACPI專用管腳PS＿IN，并在芯片內(nèi)部對(duì)該復(fù)位信號(hào)進(jìn)行去抖處理，W83627捕捉到該脈沖，輸出一個(gè)復(fù)位脈沖到臺(tái)式射頻儀表平臺(tái)的PWRBTN信號(hào)，臺(tái)式射頻儀表平臺(tái)采樣該輸入復(fù)位信號(hào)，并根據(jù)BIOS設(shè)置會(huì)產(chǎn)生SUS＿S3＃、SUS＿S4＃和SUS＿S5＃三個(gè)狀態(tài)指示信號(hào)，SUS＿S3＃輸出給W83627芯片，在該芯片內(nèi)根據(jù)該信號(hào)的狀態(tài)產(chǎn)生PS＿ON信號(hào)，并輸出給ATX電源，用于打開ATX電源的輸出。ATX電源檢測(cè)到PS＿ON信號(hào)為拉低后，便會(huì)輸出各正常工作電壓（±12V、5V、3.3V），其中+12V提供給臺(tái)式射頻儀表平臺(tái)，但此時(shí)臺(tái)式射頻儀表平臺(tái)內(nèi)部沒有進(jìn)行電壓轉(zhuǎn)換，而是等候POWER＿GOOD信號(hào)。當(dāng)ATX電源各輸出電壓都穩(wěn)定后，會(huì)輸出PWR＿GOOD信號(hào)給COM EXPRESS板卡，此時(shí)COM EXPRESS板卡內(nèi)部產(chǎn)生工作需要的各種電壓，COM EXPRESS板卡會(huì)根據(jù)PWR＿GOOD信號(hào)及輸入的電壓實(shí)現(xiàn)上電初始化過程。

圖2 系統(tǒng)控制和信號(hào)處理板硬件結(jié)構(gòu)框架

圖3 系統(tǒng)控制和信號(hào)處理板電源控制原理圖

2.2 基帶處理單元

系統(tǒng)控制和信號(hào)處理板的基帶處理單元主要由1片freescale公司的DSP芯片（型號(hào)為 MSC8157）構(gòu)成，通過RapidIO接口連接到現(xiàn)場(chǎng)可編程邏輯門陣列模塊，通過以太交換接口連接到臺(tái)式射頻儀表平臺(tái)。MSC8157系統(tǒng)接口方式如圖4所示。MSC8157處理器的主要特性如下：①支持6個(gè)SC3850內(nèi)核，最高頻率為1.0GHz；②每個(gè)SC3850內(nèi)核的L1內(nèi)存大小為64kByte，L2內(nèi)存大小為512kByte，M3內(nèi)存大小為3 MByte；③外接4片DDR3存儲(chǔ)器，構(gòu)成64bit位寬，時(shí)鐘頻率為667MHz，每片容量為128MByte；④支持4個(gè)CPRI接口，速率可以達(dá)到6GHz，SRIO滿足協(xié)議要求；⑤支持2個(gè)以太接口，對(duì)外可以配成2個(gè)RGMII方式或者是2個(gè)SGMII方式；⑥具有32個(gè)GPIO引腳，支持集電極開路。

圖4 MSC8157系統(tǒng)接口方式

2.3 控制邏輯單元

系統(tǒng)控制和信號(hào)處理板的控制邏輯單元（EPLD）采用Lattice的LCMXO2280芯片實(shí)現(xiàn)。主要完成以下功能：①整板復(fù)位控制與管理；②外部軟件狗；③工作指示燈控制；④整板定時(shí)信號(hào)分發(fā)；⑤中斷復(fù)用；⑥數(shù)字鎖相環(huán)鑒相功能；⑦FPGA下載；⑧支持IIC協(xié)議。控制邏輯單元接口方式如圖5所示。

2.4 現(xiàn)場(chǎng)可編程邏輯門陣列模塊

系統(tǒng)控制和信號(hào)處理板的現(xiàn)場(chǎng)可編程邏輯門陣列模塊采用了ALTERA公司的EP4SGX230FPGA芯片，其功能如下：①外接6GB的大存儲(chǔ)，用于數(shù)據(jù)的高速回放功能；②實(shí)現(xiàn)ADC和DAC接口功能；③對(duì)ADC中頻采樣輸出數(shù)據(jù)進(jìn)行數(shù)字下變頻、多速率轉(zhuǎn)換處理等；④將基帶信號(hào)解出，經(jīng)過脈沖整形、多速率轉(zhuǎn)換、數(shù)字上變頻處理生成基頻信號(hào)，輸出給DAC進(jìn)行中頻變頻、模數(shù)轉(zhuǎn)換；⑤發(fā)出快速射頻開關(guān)控制，通過本板控制邏輯單元模塊透?jìng)鞯缴漕l板卡上的控制邏輯單元模塊，直接控制射頻開關(guān)；⑥對(duì)射頻信號(hào)經(jīng)過ADC采樣后進(jìn)行頻譜處理，處理后的數(shù)據(jù)通過PCIE直接進(jìn)入X86的內(nèi)存進(jìn)行顯示，最大限度地提高頻譜處理速度?，F(xiàn)場(chǎng)可編程邏輯門陣列接口方式如圖6所示。

圖5 控制邏輯單元接口方式

圖6 現(xiàn)場(chǎng)可編程邏輯門陣列接口方式

2.5 復(fù)位設(shè)計(jì)

系統(tǒng)控制和信號(hào)處理板有2個(gè)復(fù)位按鍵：電源復(fù)位按鍵和系統(tǒng)復(fù)位按鍵。其中電源復(fù)位按鍵產(chǎn)生的復(fù)位信號(hào)接入到SuperIO芯片的專用管腳PSIN，由該芯片產(chǎn)生臺(tái)式射頻儀表平臺(tái)的上電復(fù)位信號(hào)PM＿PWRBTN＃；系統(tǒng)復(fù)位按鍵產(chǎn)生復(fù)位信號(hào)PM＿EXTRST＃，直接連接臺(tái)式射頻儀表平臺(tái)的指定系統(tǒng)復(fù)位管腳。此外，板卡上還有用于復(fù)位單片機(jī)的復(fù)位按鈕。由于臺(tái)式射頻儀表平臺(tái)的供電和信號(hào)處理板的供電時(shí)間不一致，因此系統(tǒng)控制和信號(hào)處理板卡上的幾個(gè)芯片的復(fù)位信號(hào)均需要在臺(tái)式射頻儀表平臺(tái)啟動(dòng)后再釋放，臺(tái)式射頻儀表平臺(tái)上電前應(yīng)保持復(fù)位狀態(tài)，避免造成芯片與臺(tái)式射頻儀表平臺(tái)之間連接信號(hào)線的干擾。系統(tǒng)控制和信號(hào)處理板復(fù)位設(shè)計(jì)原理框圖如圖7所示。

圖7 系統(tǒng)控制和信號(hào)處理板復(fù)位設(shè)計(jì)原理框圖

2.6 時(shí)鐘設(shè)計(jì)

系統(tǒng)控制和信號(hào)處理板的時(shí)鐘樹如圖8所示。

圖8 系統(tǒng)控制和信號(hào)處理板時(shí)鐘樹

由于篇幅所限，臺(tái)式射頻儀表平臺(tái)的鍵盤和旋鈕設(shè)計(jì)、VGA設(shè)計(jì)、LCD液晶屏設(shè)計(jì)以及以太網(wǎng)接口等模塊的設(shè)計(jì)，在此不再敘述。

3 結(jié)論

本文設(shè)計(jì)的臺(tái)式射頻儀表平臺(tái)中的系統(tǒng)控制和信號(hào)處理板能實(shí)現(xiàn)整個(gè)系統(tǒng)的信號(hào)控制和處理，設(shè)計(jì)完成后，經(jīng)調(diào)試達(dá)到了預(yù)期效果。

［1］ 周炯盤，龐沁華.通信原理［M］.北京：北京郵電大學(xué)出版社，2005.

［2］ 劉百芬，張利華.信號(hào)與系統(tǒng)［M］.北京：人民郵電出版社，2012.

［3］ 吳繼華.Altera公司推薦FPGA／CPLD培訓(xùn)教材［M］.北京：人民郵電出版社，2005.