摘要：本文介紹了一款針對于1553B總線的數(shù)據(jù)采集終端的設(shè)計方法。該款終端在整個系統(tǒng)中，具備有特定的終端號，其功能是：將采集好的數(shù)據(jù)存儲于FPGA中，當(dāng)終端接到總線控制器的命令后，把存儲的數(shù)據(jù)按要求發(fā)至1553B總線上。

關(guān)鍵詞：數(shù)據(jù)采集 曼徹斯特II型碼 1553B總線 FPGA

中圖分類號：TN919.6+4 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2014）08-0177-02

隨著1553B總線在國民工業(yè)、國防等領(lǐng)域的越來越多的應(yīng)用，更多的設(shè)計者加入到了基于1553B總線接口的電子產(chǎn)品設(shè)計當(dāng)中，本文就介紹了一種采用FPGA技術(shù)，針對1553B總線的數(shù)據(jù)采集終端的設(shè)計方法。該設(shè)計做為一個普通的終端接入總線網(wǎng)絡(luò)中，當(dāng)其接到控制器的命令后，按命令要求將采集到的數(shù)據(jù)處理后發(fā)送至總線上[1，2]。

1 總體設(shè)計簡介

該終端的總體設(shè)計框圖如圖1所示，在該設(shè)計中被采集的模擬信號通過模數(shù)轉(zhuǎn)換器AD轉(zhuǎn)換為數(shù)字信息存儲于FPGA中，為該終端設(shè)置相應(yīng)的RT地址后接入總線網(wǎng)絡(luò)。當(dāng)控制器發(fā)出命令，命令該終端向控制器發(fā)送若干采集的數(shù)據(jù)時，將數(shù)據(jù)進(jìn)行處理，具體表現(xiàn)為：加上相應(yīng)的狀態(tài)字并編碼，經(jīng)收發(fā)器、變壓器最終傳至總線上，等待控制器接收。絕大部分的功能模塊都采用硬件描述語言，在FPGA當(dāng)中編譯實現(xiàn)。

2 數(shù)據(jù)采集終端FPGA設(shè)計

由圖2可以看出，該設(shè)計在FPGA中的功能模塊主要有四部分：編碼器、譯碼器、數(shù)據(jù)采集用戶邏輯和協(xié)議處理及功能控制模塊，其中編碼器和譯碼器不做詳述[3]，數(shù)據(jù)采集用戶邏輯可以根據(jù)用戶需求靈活設(shè)計，其功能的主要部分集中于協(xié)議處理及功能控制模塊部分。該部分完成的工作為：當(dāng)控制器向該終端發(fā)出命令時，命令通過收發(fā)器進(jìn)入FPGA中，經(jīng)譯碼后進(jìn)入CL模塊，CL模塊通過對照命令字中的地址位，區(qū)分是否該回應(yīng)此命令，若應(yīng)該回應(yīng)則根據(jù)譯碼后的相應(yīng)信息準(zhǔn)備合適的狀態(tài)字，并從數(shù)據(jù)采集用戶邏輯中選取相應(yīng)數(shù)目的數(shù)據(jù)附在狀態(tài)字后，編碼后通過收發(fā)器發(fā)送到總線上，對控制器的命令做出回應(yīng)[4]。這樣就形成了一個完整的數(shù)據(jù)采集終端，該終端可以響應(yīng)控制器的命令，與控制器可以進(jìn)行數(shù)據(jù)的傳遞，最終完成了我們的設(shè)計要求[5]。

3 仿真結(jié)果

仿真部分采用FPGA實時在線信號分析工具SignalTap II完成，其主要是將需觀測信號的情況存儲在FPGA中未使用的存儲空間，再傳送至計算機(jī)，以便測試者對各種信號的時序波形進(jìn)行觀察。

如圖3所示，為對協(xié)議處理及功能控制模塊的測試圖。我們事先在數(shù)據(jù)采集用戶邏輯中存入若干數(shù)據(jù)，這些數(shù)據(jù)除第0位置為7521H外，其余數(shù)據(jù)位分別為1111H、2222H……2323H、2424H等。若此時按控制器發(fā)出的傳輸數(shù)據(jù)命令，該命令要求該終端返回24個數(shù)據(jù)字。其測試結(jié)果如圖3所示：終端首先回復(fù)狀態(tài)字8000H，之后為24個數(shù)據(jù)字（在1553B總線中命令字和狀態(tài)字的同步頭為高/1，數(shù)據(jù)字的同步頭為低/0，tx_dwz為同步頭類型信號）。Enz為編碼使能信號，Enz有效從發(fā)送狀態(tài)字開始一直延續(xù)至數(shù)據(jù)字發(fā)送完畢為止[3]。

4 結(jié)語

本設(shè)計的設(shè)計特點有：用戶邏輯設(shè)計靈活，協(xié)議處理及功能控制模塊簡單有效，編譯碼部分功能完善，最終完成了設(shè)計的初步設(shè)想，但是仍有許多不足，其中，采集到的數(shù)據(jù)存放于FPGA中，導(dǎo)致存儲容量受限，若是需要大量存儲的話則需外加存儲設(shè)備，更改數(shù)據(jù)采集用戶邏輯。隨著1553B總線的民用化趨勢，針對1553B總線接口的電子產(chǎn)品設(shè)計也將越來越多，其功能也將越來越完善。

參考文獻(xiàn)

[1]胡亞平.1553B遠(yuǎn)程終端的設(shè)計[J].安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報，2008，04（7）：55-56.

[2]陳世海.基于FPGA的數(shù)據(jù)采集及壓縮系統(tǒng)設(shè)計：[D]太原：中北大學(xué)，2010.

[3]牛茜.基于FPGA的1553B總線監(jiān)測系統(tǒng)設(shè)計[D].太原：中北大學(xué)，2011.

[4]陜西恒立電子有限責(zé)任公司.美國軍用1553B協(xié)議中文翻譯資料，2000.

[5]DDC.Inc.ACE/Mini-ACE Series BC/RT/MT Inegrated 1553 Terminal Users Guide.2005.endprint

摘要：本文介紹了一款針對于1553B總線的數(shù)據(jù)采集終端的設(shè)計方法。該款終端在整個系統(tǒng)中，具備有特定的終端號，其功能是：將采集好的數(shù)據(jù)存儲于FPGA中，當(dāng)終端接到總線控制器的命令后，把存儲的數(shù)據(jù)按要求發(fā)至1553B總線上。

關(guān)鍵詞：數(shù)據(jù)采集 曼徹斯特II型碼 1553B總線 FPGA

中圖分類號：TN919.6+4 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2014）08-0177-02

隨著1553B總線在國民工業(yè)、國防等領(lǐng)域的越來越多的應(yīng)用，更多的設(shè)計者加入到了基于1553B總線接口的電子產(chǎn)品設(shè)計當(dāng)中，本文就介紹了一種采用FPGA技術(shù)，針對1553B總線的數(shù)據(jù)采集終端的設(shè)計方法。該設(shè)計做為一個普通的終端接入總線網(wǎng)絡(luò)中，當(dāng)其接到控制器的命令后，按命令要求將采集到的數(shù)據(jù)處理后發(fā)送至總線上[1，2]。

1 總體設(shè)計簡介

該終端的總體設(shè)計框圖如圖1所示，在該設(shè)計中被采集的模擬信號通過模數(shù)轉(zhuǎn)換器AD轉(zhuǎn)換為數(shù)字信息存儲于FPGA中，為該終端設(shè)置相應(yīng)的RT地址后接入總線網(wǎng)絡(luò)。當(dāng)控制器發(fā)出命令，命令該終端向控制器發(fā)送若干采集的數(shù)據(jù)時，將數(shù)據(jù)進(jìn)行處理，具體表現(xiàn)為：加上相應(yīng)的狀態(tài)字并編碼，經(jīng)收發(fā)器、變壓器最終傳至總線上，等待控制器接收。絕大部分的功能模塊都采用硬件描述語言，在FPGA當(dāng)中編譯實現(xiàn)。

2 數(shù)據(jù)采集終端FPGA設(shè)計

由圖2可以看出，該設(shè)計在FPGA中的功能模塊主要有四部分：編碼器、譯碼器、數(shù)據(jù)采集用戶邏輯和協(xié)議處理及功能控制模塊，其中編碼器和譯碼器不做詳述[3]，數(shù)據(jù)采集用戶邏輯可以根據(jù)用戶需求靈活設(shè)計，其功能的主要部分集中于協(xié)議處理及功能控制模塊部分。該部分完成的工作為：當(dāng)控制器向該終端發(fā)出命令時，命令通過收發(fā)器進(jìn)入FPGA中，經(jīng)譯碼后進(jìn)入CL模塊，CL模塊通過對照命令字中的地址位，區(qū)分是否該回應(yīng)此命令，若應(yīng)該回應(yīng)則根據(jù)譯碼后的相應(yīng)信息準(zhǔn)備合適的狀態(tài)字，并從數(shù)據(jù)采集用戶邏輯中選取相應(yīng)數(shù)目的數(shù)據(jù)附在狀態(tài)字后，編碼后通過收發(fā)器發(fā)送到總線上，對控制器的命令做出回應(yīng)[4]。這樣就形成了一個完整的數(shù)據(jù)采集終端，該終端可以響應(yīng)控制器的命令，與控制器可以進(jìn)行數(shù)據(jù)的傳遞，最終完成了我們的設(shè)計要求[5]。

3 仿真結(jié)果

仿真部分采用FPGA實時在線信號分析工具SignalTap II完成，其主要是將需觀測信號的情況存儲在FPGA中未使用的存儲空間，再傳送至計算機(jī)，以便測試者對各種信號的時序波形進(jìn)行觀察。

如圖3所示，為對協(xié)議處理及功能控制模塊的測試圖。我們事先在數(shù)據(jù)采集用戶邏輯中存入若干數(shù)據(jù)，這些數(shù)據(jù)除第0位置為7521H外，其余數(shù)據(jù)位分別為1111H、2222H……2323H、2424H等。若此時按控制器發(fā)出的傳輸數(shù)據(jù)命令，該命令要求該終端返回24個數(shù)據(jù)字。其測試結(jié)果如圖3所示：終端首先回復(fù)狀態(tài)字8000H，之后為24個數(shù)據(jù)字（在1553B總線中命令字和狀態(tài)字的同步頭為高/1，數(shù)據(jù)字的同步頭為低/0，tx_dwz為同步頭類型信號）。Enz為編碼使能信號，Enz有效從發(fā)送狀態(tài)字開始一直延續(xù)至數(shù)據(jù)字發(fā)送完畢為止[3]。

4 結(jié)語

本設(shè)計的設(shè)計特點有：用戶邏輯設(shè)計靈活，協(xié)議處理及功能控制模塊簡單有效，編譯碼部分功能完善，最終完成了設(shè)計的初步設(shè)想，但是仍有許多不足，其中，采集到的數(shù)據(jù)存放于FPGA中，導(dǎo)致存儲容量受限，若是需要大量存儲的話則需外加存儲設(shè)備，更改數(shù)據(jù)采集用戶邏輯。隨著1553B總線的民用化趨勢，針對1553B總線接口的電子產(chǎn)品設(shè)計也將越來越多，其功能也將越來越完善。

參考文獻(xiàn)

[1]胡亞平.1553B遠(yuǎn)程終端的設(shè)計[J].安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報，2008，04（7）：55-56.

[2]陳世海.基于FPGA的數(shù)據(jù)采集及壓縮系統(tǒng)設(shè)計：[D]太原：中北大學(xué)，2010.

[3]牛茜.基于FPGA的1553B總線監(jiān)測系統(tǒng)設(shè)計[D].太原：中北大學(xué)，2011.

[4]陜西恒立電子有限責(zé)任公司.美國軍用1553B協(xié)議中文翻譯資料，2000.

[5]DDC.Inc.ACE/Mini-ACE Series BC/RT/MT Inegrated 1553 Terminal Users Guide.2005.endprint

摘要：本文介紹了一款針對于1553B總線的數(shù)據(jù)采集終端的設(shè)計方法。該款終端在整個系統(tǒng)中，具備有特定的終端號，其功能是：將采集好的數(shù)據(jù)存儲于FPGA中，當(dāng)終端接到總線控制器的命令后，把存儲的數(shù)據(jù)按要求發(fā)至1553B總線上。

關(guān)鍵詞：數(shù)據(jù)采集 曼徹斯特II型碼 1553B總線 FPGA

中圖分類號：TN919.6+4 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2014）08-0177-02

隨著1553B總線在國民工業(yè)、國防等領(lǐng)域的越來越多的應(yīng)用，更多的設(shè)計者加入到了基于1553B總線接口的電子產(chǎn)品設(shè)計當(dāng)中，本文就介紹了一種采用FPGA技術(shù)，針對1553B總線的數(shù)據(jù)采集終端的設(shè)計方法。該設(shè)計做為一個普通的終端接入總線網(wǎng)絡(luò)中，當(dāng)其接到控制器的命令后，按命令要求將采集到的數(shù)據(jù)處理后發(fā)送至總線上[1，2]。

1 總體設(shè)計簡介

該終端的總體設(shè)計框圖如圖1所示，在該設(shè)計中被采集的模擬信號通過模數(shù)轉(zhuǎn)換器AD轉(zhuǎn)換為數(shù)字信息存儲于FPGA中，為該終端設(shè)置相應(yīng)的RT地址后接入總線網(wǎng)絡(luò)。當(dāng)控制器發(fā)出命令，命令該終端向控制器發(fā)送若干采集的數(shù)據(jù)時，將數(shù)據(jù)進(jìn)行處理，具體表現(xiàn)為：加上相應(yīng)的狀態(tài)字并編碼，經(jīng)收發(fā)器、變壓器最終傳至總線上，等待控制器接收。絕大部分的功能模塊都采用硬件描述語言，在FPGA當(dāng)中編譯實現(xiàn)。

2 數(shù)據(jù)采集終端FPGA設(shè)計

由圖2可以看出，該設(shè)計在FPGA中的功能模塊主要有四部分：編碼器、譯碼器、數(shù)據(jù)采集用戶邏輯和協(xié)議處理及功能控制模塊，其中編碼器和譯碼器不做詳述[3]，數(shù)據(jù)采集用戶邏輯可以根據(jù)用戶需求靈活設(shè)計，其功能的主要部分集中于協(xié)議處理及功能控制模塊部分。該部分完成的工作為：當(dāng)控制器向該終端發(fā)出命令時，命令通過收發(fā)器進(jìn)入FPGA中，經(jīng)譯碼后進(jìn)入CL模塊，CL模塊通過對照命令字中的地址位，區(qū)分是否該回應(yīng)此命令，若應(yīng)該回應(yīng)則根據(jù)譯碼后的相應(yīng)信息準(zhǔn)備合適的狀態(tài)字，并從數(shù)據(jù)采集用戶邏輯中選取相應(yīng)數(shù)目的數(shù)據(jù)附在狀態(tài)字后，編碼后通過收發(fā)器發(fā)送到總線上，對控制器的命令做出回應(yīng)[4]。這樣就形成了一個完整的數(shù)據(jù)采集終端，該終端可以響應(yīng)控制器的命令，與控制器可以進(jìn)行數(shù)據(jù)的傳遞，最終完成了我們的設(shè)計要求[5]。

3 仿真結(jié)果

仿真部分采用FPGA實時在線信號分析工具SignalTap II完成，其主要是將需觀測信號的情況存儲在FPGA中未使用的存儲空間，再傳送至計算機(jī)，以便測試者對各種信號的時序波形進(jìn)行觀察。

如圖3所示，為對協(xié)議處理及功能控制模塊的測試圖。我們事先在數(shù)據(jù)采集用戶邏輯中存入若干數(shù)據(jù)，這些數(shù)據(jù)除第0位置為7521H外，其余數(shù)據(jù)位分別為1111H、2222H……2323H、2424H等。若此時按控制器發(fā)出的傳輸數(shù)據(jù)命令，該命令要求該終端返回24個數(shù)據(jù)字。其測試結(jié)果如圖3所示：終端首先回復(fù)狀態(tài)字8000H，之后為24個數(shù)據(jù)字（在1553B總線中命令字和狀態(tài)字的同步頭為高/1，數(shù)據(jù)字的同步頭為低/0，tx_dwz為同步頭類型信號）。Enz為編碼使能信號，Enz有效從發(fā)送狀態(tài)字開始一直延續(xù)至數(shù)據(jù)字發(fā)送完畢為止[3]。

4 結(jié)語

本設(shè)計的設(shè)計特點有：用戶邏輯設(shè)計靈活，協(xié)議處理及功能控制模塊簡單有效，編譯碼部分功能完善，最終完成了設(shè)計的初步設(shè)想，但是仍有許多不足，其中，采集到的數(shù)據(jù)存放于FPGA中，導(dǎo)致存儲容量受限，若是需要大量存儲的話則需外加存儲設(shè)備，更改數(shù)據(jù)采集用戶邏輯。隨著1553B總線的民用化趨勢，針對1553B總線接口的電子產(chǎn)品設(shè)計也將越來越多，其功能也將越來越完善。

參考文獻(xiàn)

[1]胡亞平.1553B遠(yuǎn)程終端的設(shè)計[J].安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報，2008，04（7）：55-56.

[2]陳世海.基于FPGA的數(shù)據(jù)采集及壓縮系統(tǒng)設(shè)計：[D]太原：中北大學(xué)，2010.

[3]牛茜.基于FPGA的1553B總線監(jiān)測系統(tǒng)設(shè)計[D].太原：中北大學(xué)，2011.

[4]陜西恒立電子有限責(zé)任公司.美國軍用1553B協(xié)議中文翻譯資料，2000.

[5]DDC.Inc.ACE/Mini-ACE Series BC/RT/MT Inegrated 1553 Terminal Users Guide.2005.endprint