吳志抄，譚業(yè)雙，李召瑞，孫慧賢

（軍械工程學院 信息工程系，河北 石家莊 050003）

0 引言

1 系統(tǒng)整體設計

為提高對通信檢測設備的靈活性和升級性，本文借鑒虛擬儀器結構，設計某型基層級檢測系統(tǒng)，用于對通信設備進行快速檢測[1]。使用通用計算機和多功能檢測接口構建硬件平臺，檢測接口用于接收計算機生成的數(shù)字激勵信號和將采集到的通信設備響應信號轉換為數(shù)字信號傳送到計算機。由于通信設備接口信號的多樣性，檢測接口應當具有重構能力，能夠在不改變硬件結構的前提下通過軟件重新配置，適應對多種信號的檢測需求。

檢測接口電路從功能上可以劃分為激勵生成通道和數(shù)據(jù)采集通道，分別使用DAC和ADC及相應的輔助電路完成數(shù)字信號與模擬信號的相互轉換。FPGA是檢測接口電路的信息傳輸與控制單元，向上提供與上位機通信的數(shù)據(jù)和控制接口，向下提供與ADC和DAC的數(shù)字信號通信接口，能夠完成對采集信號的預處理，并用于整個接口電路的控制。

圖1 檢測系統(tǒng)結構框圖

檢測接口結構框圖如圖1所示。其激勵通道由FPGA、DAC、濾波放大電路組成，用于將上位機發(fā)送的數(shù)字激勵信號轉換成與通信設備信號物理特性一致的模擬信號。數(shù)據(jù)采集通道由信號調理電路、ADC和FPGA組成，用于將采集得到的設備響應信號轉化為數(shù)字信號傳送到上位機進行分析處理。混合電路和變壓器主要用于實現(xiàn)二線平衡雙工傳輸功能，并提供對外二線接口。

2 硬件電路設計

從結構上，檢測接口可以分為DAC單元、濾波放大單元、二線接口單元、混合單元、信號調理單元、ADC單元和FPGA系統(tǒng)單元。

2.1 DAC與濾波放大單元

DAC與濾波放大單元用于將數(shù)字信號轉換為模擬信號，并完成對信號的調理、幅度調節(jié)與功率放大功能。其硬件電路如圖2所示。

圖2 DAC與濾波放大單元硬件電路

該單元由3部分電路組成，分別是DAC芯片電路、無源濾波電路和差分放大電路。

DAC芯片為ADI公司生產(chǎn)的高性能、低功耗CMOS數(shù)模轉換芯片 AD9762，AD9762為 12位分辨率，支持最高125 MS/s的更新速率。該芯片使用5 V、3.3 V可選單電源供電，最高功耗175 mW，2 mA～20 mA差分電流輸出，負載 RLOAD為 100Ω時輸出電壓范圍為 0.2 V～2 V[2]。FS ADJ引腳連接外接電阻RSET，用于滿量程電流輸出調節(jié)。REFIO引腳用于基準電壓VRFE輸入/輸出，選擇內(nèi)部1.2 V基準電源時通過一個0.1μF電容與模擬地連接。其差分輸出電壓VDOUT與輸入的12位數(shù)字代碼（DCODE）的關系式為：

無源濾波電路由電感與電容組成截止頻率為20 MHz的7階巴特沃斯低通濾波器，用于信號整形和消除毛刺干擾。

差分放大電路以全差分放大器AD8476為核心組成，用于將通過無源濾波電路的模擬差分信號進行增益調節(jié)和功率放大。AD8476是一款功耗極低的全差分精密放大器，其帶寬為6 MHz，使用±5 V電源供電時的輸出電壓范圍為-4.845 V～4.82 V[3]。檢測激勵信號的峰峰值為4.3 V和6.2 V，而DAC的輸出峰峰值電壓為2 V，因而差分放大電路的增益應當大于3.1，這樣才能使得激勵生成通道的輸出信號幅值符合檢測需求。考慮到DAC的轉換效率和可能存在的誤差，可設計差分放大電路具有兩個略大于滿幅度輸出的增益值。

圖 2中使用外部擴展電阻 R1～R6組成反饋電阻網(wǎng)絡， 其中 R1=R2=10 kΩ 為輸入電阻，R3=R6=24 kΩ、R4=R5=33 kΩ為兩組反饋電阻。該電路的增益值分別為A1=R3/R1=2.4，A2=R4/R1=3.3。為了提高檢測接口的自動化程度，使用1個 2路 2：1電子開關ADG736用于兩組反饋電阻的切換，通過改變其控制端IN1和IN2的電平邏輯，完成開關動作。ADG736使用5 V供電時，導通電阻RON為 2.5Ω，帶寬大于 200 MHz，通過峰值電壓為5 V。

2.2 二線接口與混合電路單元

二線接口與混合電路單元用于為信號激勵與數(shù)據(jù)采集提供對外二線接口和實現(xiàn)收發(fā)信號的雙工傳輸。其硬件電路如圖3所示。

圖3 二線接口與混合電路單元硬件電路

二線接口電路由電壓比為1的變壓器以及電阻RS1、RS2和電容 C9、C10組成，用于提供檢測電路對外的二線接口，實現(xiàn)接收與發(fā)送信號的傳輸，同時可以隔離外部直流信號。RS1、RS2用于與線路負載阻抗匹配并隔離遠端反射和提供線路的能量交換，電容C9、C10用于配合組成激勵發(fā)送端擴展濾波電路。

混合單元的功能是一階模擬回波抵消，用于抵消本地發(fā)送信號。圖 2中R7～R10為輸入電阻，同時與 C3～C8組成一階低通濾波器。兩個儀表放大器AD8429用于將二線平衡信號轉換為單端信號。AD8429為低噪聲、高精度儀表放大器，其增益為1時增益精度為0.02%、CMRR為80 dB、帶寬為15 MHz，使用±12 V電源供電時其輸出電壓范圍為-10.1 V～10.7 V，使用單個增益控制電阻RG能夠控制其增益范圍為1～1 000，其增益控制關系為G=1+6 kΩ/RG[4]。

LT6600-10將一個全差分放大器與一個近似切比雪夫(Chebyshev)頻率響應的四階10 MHz低通濾波器集成在一起。芯片為低噪聲全差分輸入/輸出放大器，內(nèi)部集成兩個運算放大器、電阻電容網(wǎng)絡，組成1倍增益放大電路和一個10 MHz低通濾波器，使用±5 V電源供電時其輸出電壓范圍可達到±5 V[5]。

在圖 3中，U1為激勵單元輸出差分信號，U3為設備響應信號，RL為線路負載，假設通過變壓器初級線圈與次級線圈的電流分別為i1和i2，則有：

式中，RS=RS1+RS2。同時有：

則由式(2)和式(3)可得：

在電路中，第一個AD8429電路和LT600-10電路的增益值均為1，則通過調節(jié)第二個AD8429的增益值，使其增益值G3=(RS+RL)/RL時，混合單元的輸出差分信號U′3=U3×RS/RL。這樣就達到消除近端發(fā)送信號的目的。

若線路電阻RS與負載電阻RL完全匹配，則第二個AD8429的增益值為2時，混合電路的輸出U′3=U3。考慮到阻抗失配現(xiàn)象的普遍存在，因此選擇電位器作為第二個AD8429的增益控制電阻，在線路阻抗失配的條件下，通過調節(jié)增益控制電阻來實現(xiàn)混合單元消除近端信號的目的。根據(jù)前文所述，可以得到混合電路輸出信號U′3與二線輸入信號U3比值跟增益控制電阻RG之間的關系式：

因此只要知道RG的值，就能夠通過式(5)準確地對通過混合單元造成的輸入信號幅值的線性誤差進行修正。為了提高檢測接口的自動化程度和實現(xiàn)對RG值的實時感知，選擇數(shù)字電位計AD5272作為第二個AD8429的增益控制電阻。AD5272為1 024位分辨率、1%電阻容差誤差、I2C接口和50-TP存儲器數(shù)字變阻器，最大阻值為20 kΩ，可使用 5 V電源供電[6]，其阻值調節(jié)步長為1.95Ω。

2.3 信號調理與ADC單元

信號調理與ADC單元用于將混合電路輸出的模擬差分信號轉換為輸入信號并輸入到FPGA，該部分為數(shù)據(jù)采集的核心單元，其硬件電路如圖4所示。

圖4 信號調理與ADC單元硬件電路

由于被測信號的最高頻率不超過2.048 MHz，根據(jù)奈奎斯特采樣定理，使用4.096 MHz采樣速率進行采樣就能得到信號完整的信息，但是在工程中，通常使用5～10倍速率進行采樣。因此ADC選擇12位、10 MS/s采樣速率模/數(shù)轉換器AD9220，其為+5 V單電源供電，70 dB信噪比，86 dB無雜散動態(tài)范圍，內(nèi)置片內(nèi)高性能、低噪聲采樣保持放大器和可編程基準電壓源，并具有滿量程輸出指示功能[7]。使用1 V基準電壓時其輸入范圍為2 V(峰-峰值)。

信號調理電路應當具有抗混疊濾波和信號幅度調節(jié)的功能。該電路選擇全差分放大器AD8476組成，考慮到檢測時輸入信號的幅值大于ADC的輸入范圍，因而選擇其輸入電阻為10 kΩ，選擇數(shù)字電位器AD5272為反饋電阻RF，則其增益值G4=RF/10 kΩ，電路的增益值為0.000 2～2可調。放大器輸出經(jīng)過2個100Ω電阻和2個電容組成的低通濾波器后送至ADC。同時，AD8476以ADC的基準電壓VREF為共模參考電壓。

基于上述內(nèi)容，則可得數(shù)據(jù)采集通道ADC的輸入信號VIN與二線接口輸入檢測信號U3之間的關系為：

式中，RF為信號調理電路數(shù)字電位器AD5272的阻值，RG為混合電路數(shù)字電位器AD5272的阻值。

2.4 FPGA單元

FPGA單元以Xilinx公司的FPGA芯片XC3S400為核心電路組成，其程序存儲芯片為XCF02S，使用40 MHz有源晶振，5 V電源供電，使用穩(wěn)壓芯片提供電路所需的3.3 V、2.5 V和1.2 V電源。USB接口作為微處理器常用的外部總線接口，目前已經(jīng)得到了廣泛的應用[8]，因此考慮選用USB2.0接口作為FPGA與上位機之間的數(shù)據(jù)接口。同時采用JTAG接口用于FPGA和其配置芯片的程序燒寫。關于FPGA電路的設計、開發(fā)技術已經(jīng)較為成熟，本設計相比與其他通用FPGA電路的設計并無獨特之處，因此不再對FPGA單元進行詳細描述。

3 FPGA程序設計

在檢測接口電路的設計中，F(xiàn)PGA是檢測接口電路的信息傳輸與控制單元的核心，其可編程配置能力和能夠高速、并行處理數(shù)字信號的能力是檢測接口的靈活性和升級性的關鍵。其內(nèi)部程序使用 Xilinx公司的FPGA開發(fā)環(huán)境ISE進行設計并完成燒寫。程序設計使用模塊化設計思想，其結構示意圖如圖5所示，可以分USB傳輸、管理控制、DAC傳輸、輸出增益控制、混合單元控制、信號調理控制、ADC傳輸控制和增益補償8個模塊。下面就各個模塊的功能分別進行介紹。

圖5 FPGA程序框圖

(1)USB傳輸模塊，用于通過FPGA單元上的USB接口電路實現(xiàn)FPGA芯片與上位機的信息傳輸，具有USB電路的配置功能，并實現(xiàn)標準USB信號封裝、解封裝功能，將接收到的上位機信號解封裝為透明數(shù)據(jù)傳送到管理控制模塊和DAC傳輸模塊，將管理控制模塊、增益補償模塊輸出信號封裝為標準USB信號通過USB接口電路傳輸?shù)缴衔粰C。

(2)管理控制模塊，是整個程序的主控單元。該模塊用于接收USB傳輸模塊輸出的控制信號，對其余的通信模塊進行控制，并輸出檢測電路的工作狀態(tài)到USB傳輸模塊，最終傳輸?shù)缴衔粰C。同時用于控制其余模塊的工作狀態(tài)，接收混合單元控制模塊、信號調理控制模塊、ADC傳輸模塊輸出的反饋信息進行工作狀判斷，根據(jù)混合單元控制模塊、信號調理控制模塊反饋信息控制增益補償模塊的補償量。

(3)DAC傳輸模塊，在管理控制模塊的控制下工作，接收USB傳輸模塊輸出的激勵信號，并將信號轉換為DAC芯片的數(shù)據(jù)輸入信號，同時為DAC芯片提供轉換時鐘。

(4)輸出增益控制模塊，用于在管理控制模塊輸出的控制信號下工作，根據(jù)需求通過兩路輸出信號IN1和IN2分別控制差分放大電路的2個電子開關ADG736。

(5)混合單元控制模塊，用于在管理控制模塊輸出的控制信號下工作，根據(jù)需求通過輸出I2C信號控制混合單元的數(shù)字電位計AD5272的阻值，完成信號混合功能，并將AD5272的阻值信息反饋給管理控制單元。

(6)信號調理控制模塊，用于在管理控制模塊輸出的控制信號下工作，根據(jù)需求通過輸出2路I2C信號控制信號調理電路的2個數(shù)字電位計AD5272的阻值，完成信號調理功能，并將2個AD5272的阻值信息反饋給管理控制單元。

(7)ADC傳輸模塊，在管理控制模塊的控制下工作，接收DAC芯片輸出的采樣數(shù)據(jù)，并將數(shù)據(jù)傳輸?shù)皆鲆嫜a償模塊，同時為ADC芯片提供采樣時鐘。該模塊同時接收ADC輸出的滿量程指示信號和數(shù)據(jù)輸入指示信號，并傳送給管理控制模塊。

(8)增益補償模塊，用于接收來自ADC傳輸模塊的采樣數(shù)據(jù)和管理控制模塊輸出的增益補償信息，對ADC芯片采樣獲得的信號進行增益補償，實現(xiàn)檢測信號的完整性。

4 結論

本文根據(jù)檢測需求，選擇了以通用計算機和專用檢測接口結合的檢測系統(tǒng)，重點描述了硬件檢測接口的電路設計和FPGA硬件描述語言設計。差分放大、二線接口、混合、信號調理等電路單元通過仿真，功能、性能均能達到設計要求。本設計能夠為類似檢測系統(tǒng)接口電路設計提供借鑒參考。

[1]金偉，齊世清，王建國.現(xiàn)代檢測技術[M].北京：北京郵電大學出版社，2007：270-272.

[2]Analog Devices.12-bit，125 MSPS TxDAC?D/A converter AD9762 datasheet[EB/OL].[2014-05-14].http：//www.analog.com.

[3]Analog Devices.低功耗、單位增益、全差分放大器和 ADC驅動器AD8476數(shù)據(jù)手冊[EB/OL].[2014-05-14].http：//www.analog.com.

[4]Analog Devices.1nV/√Hz低噪聲儀表放大器 AD8429數(shù)據(jù)手冊[EB/OL].[2014-05-14].http：//www.analog.com.

[5]Linear Technology.Very low noise，differential amplifier and 10 MHz low pass filter LT6600-10 datasheet[EB/OL].[2014-05-14].http：//www.linear.com.cn.

[6]Analog Devices.V024/256位、1%電阻容差誤差、I2C接口和50-TP存儲器數(shù)字變阻器AD5272數(shù)據(jù)手冊[EB/OL].[2014-05-14].http：//www.analog.com.

[7]Analog Devices.Complete 12-bit 1.5/3.0/10.0 MSPS monolithic A/D converters AD9220 datasheet[EB/OL].[2014-05-14].http://www.analog.com.

[8]閆娜娜.基于USB接口的數(shù)模轉換系統(tǒng)設計[J].電子技術，2013(5)：35-37.