譚欽紅，張 艷，劉永強

(重慶郵電大學信號與信息處理重慶市重點實驗室，重慶400065)

責任編輯:魏雨博

隨著信息技術的飛速發(fā)展，視頻信息采集系統(tǒng)呈現(xiàn)出向著數(shù)字化、小型化、高分辨率化和多路化方向快速發(fā)展的趨勢。利用單路組合成多路視頻采集系統(tǒng)所表現(xiàn)出硬件結構復雜、空間占用大、成本高、功耗大等缺點，已不能滿足高速視頻處理技術的需求，而多通道視頻采集系統(tǒng)具有開發(fā)難度小、體積小、成本低等優(yōu)良特性，其擁有較好的應用開發(fā)潛力和市場空間，得到了諸多電子設計者的青睞。而在多通道視頻采集系統(tǒng)中，由于圖像的原始數(shù)據(jù)量大以及處理的過程中會產生中間數(shù)據(jù)，對于片內存儲資源有限的高速DSP芯片來說，一般需要借用外部存儲空間，為了提高系統(tǒng)的實時處理能力，可以將數(shù)據(jù)在不同存儲空間搬移的任務交給EDMA3來完成，CPU只用于專注圖像數(shù)據(jù)計算［1］。

因此，采用EDMA3能夠很好地滿足圖像數(shù)據(jù)的實時高速傳輸，對提升系統(tǒng)實時性能起到了至關重要的作用，在多通道視頻采集系統(tǒng)中具有良好的實用前景。

1 系統(tǒng)整體架構

本系統(tǒng)利用TMS320DM6437高速數(shù)字媒體處理器以及TVP5158 4路視頻解碼器為核心來設計一款高性能的多路視頻采集系統(tǒng)。本系統(tǒng)主要包括視頻采集模塊、數(shù)據(jù)處理模塊、視頻顯示模塊等幾個部分，4路視頻采集系統(tǒng)架構圖如圖1 所示［2-3］。

圖1 4路視頻采集系統(tǒng)架構圖

4路攝像頭的模擬視頻信號經(jīng)過TVP5158視頻解碼器解碼后，將4路視頻信號解碼為16 bit的YUV 4∶2∶2行交叉模式的復合視頻數(shù)據(jù)流并輸入到TMS320DM6437處理器的視頻前端接口VPFE，VPFE把接收到的視頻數(shù)據(jù)通過EMIF接口存儲到DDR2中。若得到單通道視頻數(shù)據(jù)就需對復合視頻數(shù)據(jù)進行處理和數(shù)據(jù)搬移，通過EDMA3技術能對圖像數(shù)據(jù)進行快速搬移實現(xiàn)每個通道的數(shù)據(jù)存儲到單獨的視頻緩沖區(qū)中，經(jīng)過視頻后端VPBE接口將單通道視頻數(shù)據(jù)送LCD顯示。

2 系統(tǒng)硬件模塊設計

2．1 視頻采集模塊

TVP5158視頻解碼器是TI公司推出的一款多通道、高品質NTSC/PAL視頻解碼芯片，擁有4個獨立的視頻解碼通道，支持復合視頻信號和偽差分視頻輸入，可將基帶模擬視頻信號解碼為數(shù)字視頻信號，輸出端口支持多種嵌入式同步模式的的數(shù)據(jù)流。此外，還可以通過對TVP5158解碼器相關寄存器的配置，來自動控制其對比度、飽和度、亮色度，有效降低噪聲，提高壓縮比和整體視頻的質量。本系統(tǒng)中TVP5158視頻解碼器對4路模擬視頻信號解碼成4-CH D1格式的視頻數(shù)據(jù)流。但在傳輸過程中受到TMS320DM6437視頻處理前端VPFE接口(CCD控制器)的限制，如VPFE只有16位數(shù)據(jù)總線和像素采樣時鐘頻率最高可達75 MHz等條件的制約，則需要設計出一條合理的視頻數(shù)據(jù)傳輸方案。本系統(tǒng)采用16位數(shù)據(jù)總線及像素時鐘頻率為54 MHZ的行交叉模式的輸出格式，即可滿足4路視頻信號同時采集的設計要求，如圖2所示為TVP5158和TMS320DM6437的硬件接口連接圖。

圖2 視頻前端接口連接圖

在視頻信號采集之前，首先TMS320DM6437處理器通過I2C總線對TVP5158解碼器中的寄存器進行初始化設置，使輸入的4路模擬視頻信號經(jīng)TVP5158同步解碼后封裝成1個16位YUV 4∶2∶2格式行交叉模式的復合視頻數(shù)據(jù)流，并將復合視頻數(shù)據(jù)流輸入到TMS320DM6437的前端VPFE，VPFE模塊對該數(shù)據(jù)進行相應的格式處理，丟掉每行中的行場消隱數(shù)據(jù)，剩下SC標志位和有效視頻數(shù)據(jù)，然后存儲到DDR2存儲器，以便于DSP處理器對復合數(shù)據(jù)進行分離處理。

2．2 視頻數(shù)據(jù)處理模塊

為了能正確地顯示各通道的視頻圖像，需將存儲在DDR2中的復合視頻數(shù)據(jù)進行分離并搬移到各通道對應的視頻緩沖區(qū)中。TVP5158解碼后的復合視頻數(shù)據(jù)是以行為單位對單路視頻數(shù)據(jù)進行編排和組織的，為了能夠正確和有效地區(qū)分每行視頻數(shù)據(jù)，TVP5158視頻解碼器在每行數(shù)據(jù)的前面安插了8個字節(jié)的開始代碼位SC，8個字節(jié)的編排順序為 SC［3］SC［3］SC［2］SC［2］SC［1］SC［1］SC［0］SC［0］，SC 的分配信息如圖 3 所示［4］，每行的 SC中都含有通道標簽CH_ID、行號LN_ID、奇偶場F、視頻檢查VDET等相關信息，這使得TMS320DM6437處理器在分離行數(shù)據(jù)的時候能夠顯著減低代碼的復雜程度和后端的處理要求。

圖3 有效視頻行的開始代碼位的分配

需要注意的是，TVP5158接收的模擬視頻信號并非同步，輸出行的通道順序也并不是一次性的均勻交錯，如果在某一特定的時間，解碼器沒有準備好輸出數(shù)據(jù)，就輸出一個虛擬行，并在SC中產生相應的標志信息，表示此行沒有信息量，在SC中會產生對應的標識。利用開始代碼位SC中的標志信息，可將復合數(shù)據(jù)搬移到各通道對應的緩沖區(qū)中。這個過程存在大量的數(shù)據(jù)搬移，可以采用DSP庫函數(shù)memcpy()以及EDMA3數(shù)據(jù)傳輸方式來完成圖像數(shù)據(jù)的搬移及分離工作，下面分別對這兩種數(shù)據(jù)搬移方法做簡單的介紹。

2.2.1 dsplib庫函數(shù)數(shù)據(jù)傳輸方式

通過DSP庫函數(shù)memcpy來進行每行圖像數(shù)據(jù)搬移，函數(shù)格式為void*memcpy(void*dest，const void*src，size_t n)，用來拷貝src所指的源地址內容的前n個字節(jié)到dest所指的目的內存地址上，源地址和目的地址利用SC位中的有效信息得出。

2.2.2 EDMA3數(shù)據(jù)傳輸方式

TMS320DM6437擁有第三代增強型EDMA3，是數(shù)字信號處理中用于快速數(shù)據(jù)交換的重要技術，具有獨立于CPU的后臺批量數(shù)據(jù)傳輸能力。能夠滿足實時圖像處理中的高速數(shù)據(jù)傳輸?shù)囊螅芸焖賹崿F(xiàn)數(shù)據(jù)的搬移及適應更為復雜的數(shù)據(jù)傳輸格式。EDMA3它包括64個DMA通道和8個QDMA(快速DMA)通道，每個通道均由傳輸隊列(4個傳輸隊列，每個隊列有16個事件入口)控制器控制，共有128個參數(shù)RAM，其中存放每個EDMA3通道需要的各個傳輸控制參數(shù)。如圖4所示給出了1個EDMA3傳輸參數(shù)的內部結構，1個參數(shù)RAM的長度為32 byte，參數(shù)RAM中4 byte的通道選項參數(shù)(OPT)主要包含事件鏈接、傳輸結束代碼、鏈傳輸使能等控制選項，用戶可根據(jù)實際需要選擇設置該參數(shù);SRC/DST用于存放EDMA3訪問起始的源地址和目標地址;ACNT/BCNT/CCNT表示數(shù)據(jù)傳輸中陣列的字節(jié)數(shù)/幀的陣列數(shù)/塊的幀數(shù)目;SRCBIDX和DSTBIDX用于二維傳輸中兩陣列之間的字節(jié)數(shù)目;SRCCIDX和DSTCIDX用于三維傳輸中兩幀之間的字節(jié)數(shù)目;BCNTRLD則是用在每幀最后一個數(shù)據(jù)元素傳輸之后，重新加載傳輸計數(shù)值;LINK表示傳輸完成后重新加載的參數(shù)RAM地址，若是特定值0xFFFF，則為空連接［5］。

圖4 PaRAM set內部結構

本系統(tǒng)在完成復合數(shù)據(jù)搬移的過程中，采用CPU來強行觸發(fā)EDMA3通道的啟動，利用鏈式EDMA3方式來進行每行數(shù)據(jù)的搬移，即一個通道傳輸完成時自動觸發(fā)下一通道的傳輸，這需要對多個通道中的參數(shù)RAM寄存器進行配置。通過CPU來讀取每行數(shù)據(jù)的SC位，提取有用信息以供加載到參數(shù)RAM中，由于EDMA3的通道數(shù)目有限，不能一次完成參數(shù)RAM的更新，利用多次循環(huán)來完成復合數(shù)據(jù)流中SC位的讀取和數(shù)據(jù)的搬移操作。其EDMA3數(shù)據(jù)傳輸方法主要步驟如下:

1)CPU每次讀取N行數(shù)據(jù)中的SC位，提取通道號、奇偶場、行號、視頻檢測等信息。

2)初始化EDMA3傳輸通道，利用SC位信息來配置多個通道參數(shù)RAM，在OPT中主要設置TCCHEN鏈傳輸使能位和傳輸結束代碼TCC來觸發(fā)下一個EDMA3通道;SCR/DST設置每行數(shù)據(jù)傳輸?shù)脑吹刂?目的地址;ACNT/BCNT/CCNT設置數(shù)據(jù)字節(jié)/數(shù)據(jù)單元/數(shù)據(jù)幀寄存器的數(shù)據(jù)傳輸尺寸;其索引寄存器中都配置為0。

3)CPU通過向ESR事件寄存器置位，啟動EDMA3通道傳輸數(shù)據(jù)，讀取鏈接的最后一個傳輸通道，中斷標志寄存器IPRH/IPR，數(shù)據(jù)傳輸完成時會對應通道的IPRH/IPR置位，否則等待數(shù)據(jù)傳輸完成。

4)清除中斷標志位，返回第1步繼續(xù)執(zhí)行下N行數(shù)據(jù)的傳輸，直到一個超級幀的有效行數(shù)據(jù)搬移完畢。

2．3 視頻顯示模塊

視頻處理后端(VPBE)是視頻輸出模塊，它由屏幕顯示處理器OSD和視頻解碼器VENC組成，OSD能顯示視頻圖像和靜態(tài)圖像的疊加，支持8種視頻窗口數(shù)據(jù)與OSD窗口數(shù)據(jù)混合的方式［6］;VENC支持4路54 MHz的DAC轉換，可以把 16 位 YUV 4∶2∶2、ITU-R BT.656，24 位RGB數(shù)字視頻信號轉換為NTSC/PAL制的模擬視頻輸出信號。通過對后端VPBE寄存器的配置，把DDR2緩沖區(qū)中的單路視頻數(shù)據(jù)通過VPBE接口，驅動顯示器LCD顯示圖像，視頻數(shù)據(jù)流能夠達到實時的效果。

3 系統(tǒng)測試與分析

為了能夠比較圖像數(shù)據(jù)搬移的實時性能，使用C代碼在DSP(硬件系統(tǒng)中TMS320DM6437的CPU時鐘為594 MHz)上進行在線仿真測試，通過CCSclock工具可以測量出兩種搬移方法所需CPU周期數(shù)如表1所示。從表1中的數(shù)據(jù)可知:EDMA3傳輸方式的實時傳輸速度明顯高于memcpy()庫函數(shù)的數(shù)據(jù)傳輸方式，圖像實時顯示速度可達到23.2 f/s(幀/秒)，使系統(tǒng)實時性能方面提升了22.5%，EDMA3傳輸方式更加適合視頻圖像數(shù)據(jù)的快速傳輸。

表1 算法所耗CPU周期數(shù)

4 結束語

本文用TMS320DM6437處理器來實現(xiàn)4路視頻信號的采集，把采集到的4路模擬視頻信號解碼后壓縮成復合數(shù)據(jù)輸入到DDR2存儲器，采用EDMA3的傳輸方法能快速有效地把復合數(shù)據(jù)分離并搬移開來，完成單通道數(shù)據(jù)圖像恢復并顯示。該方案具有硬件布局空間小、成本低廉、穩(wěn)定性能好、圖像顯示清晰、實時速度快、延時性小等優(yōu)點，可廣泛應用于電視會議、視頻監(jiān)控等多通道視頻采集系統(tǒng)領域，具有很好的科研價值和市場前景。

［1］陳振華，鄧少芝，許寧生.EDMA數(shù)據(jù)傳輸方式在基于DSP的視頻信號處理系統(tǒng)中的應用［J］.液晶與顯示，2007，22(6):719-723.

［2］文武，吳勇，張杰.基于TMS320DM6467的視頻采集系統(tǒng)設計［J］.電視技術，2011，35(17):38-41.

［3］張偉，賀德強.基于TMS320DM6467的機車視頻監(jiān)控系統(tǒng)設計［J］.制造業(yè)自動化，2011，33(7):54-57.

［4］彭明霞.基于TVP5158的多路DVS設計［J］.工業(yè)控制計算機，2012，25(3):92-95.

［5］耿磊，吳曉娟.EDMA在實時圖像處理系統(tǒng)中的應用［J］.國外電子元器件，2006(1):8-11.

［6］王艷艷，邪晨，張俊業(yè).基于TMS320DM6446的OSD顯示技術的研究與實現(xiàn)［J］.計算機工程與設計，2009，30(4):811-815.