吳仁彪，王心鵬，胡鐵喬，石慶研，汪萬(wàn)維

（中國(guó)民航大學(xué)天津市智能信號(hào)與圖像處理重點(diǎn)實(shí)驗(yàn)室，天津 300300）

隨著國(guó)內(nèi)電信業(yè)和民航業(yè)的快速發(fā)展，VHF地空話音通信系統(tǒng)受到的無(wú)線電干擾越來(lái)越多，嚴(yán)重威脅航空安全。目前民航VHF地空話音通信系統(tǒng)主要使用進(jìn)口電臺(tái)，其不具備干擾抑制功能。對(duì)于空管無(wú)線電干擾問(wèn)題，現(xiàn)行的主要解決措施是：改頻、監(jiān)測(cè)和清查等被動(dòng)的非技術(shù)手段，效果很不理想。因此，研制出具有自主知識(shí)產(chǎn)權(quán)的民航VHF地空通信自適應(yīng)干擾抑制系統(tǒng)具有重要的現(xiàn)實(shí)意義。

隨著EDA技術(shù)的高速發(fā)展，數(shù)字信號(hào)處理器的性能在不斷的提高。本接收機(jī)的信號(hào)處理平臺(tái)采用FPGA和DSP作為數(shù)字信號(hào)處理芯片，使用Verilog[1]和C作為編程開(kāi)發(fā)語(yǔ)言，以DSP作為控制芯片，在FPGA內(nèi)部實(shí)現(xiàn)了單通道恒模干擾抑制系統(tǒng)。當(dāng)存在恒模干擾時(shí)，系統(tǒng)抑制干擾的過(guò)程如下：首先對(duì)信號(hào)進(jìn)行載頻估計(jì)，然后利用陷波器將受干擾的AM信號(hào)分離為載波和去載波信號(hào)，最后使用非線性最小二乘方法提取恒模干擾信號(hào)，將去載波信號(hào)與干擾信號(hào)相減得到去載波的AM信號(hào)，經(jīng)解調(diào)和低通濾波輸出清晰的話音信號(hào)，實(shí)現(xiàn)抗干擾的功能。

1 單通道恒模干擾抑制算法

文獻(xiàn)[2-3]中提出了基于非線性最小二乘方法的單通道恒模干擾抑制算法，提取恒模信號(hào)的基本思想如下。設(shè)恒模信號(hào)為

其中：α表示未知恒模信號(hào)的幅度；{φ（n）}為未知恒模信號(hào)的相位序列；n為采樣快拍；N表示采樣快拍數(shù)。

建立關(guān)于 α 與{φ（n）}N-1n=0的最小化準(zhǔn)則

其中：e1（n）表示去載波信號(hào)經(jīng)正交變換后得到的復(fù)信號(hào)。從最小化式（2）所示的代價(jià)函數(shù)，可得恒模干擾信號(hào)序列的幅度估計(jì)

恒模干擾信號(hào)序列的相位估計(jì)為

則恒模干擾信號(hào)估計(jì)值為[2-3]

基于非線性最小二乘的恒模信號(hào)估計(jì)算法，避免了一般自適應(yīng)干擾抑制方法中的收斂和步長(zhǎng)因子選取等問(wèn)題，適合作為系統(tǒng)實(shí)現(xiàn)時(shí)使用的算法。將抑制載波后的受干擾信號(hào)直接與估計(jì)出的恒模干擾進(jìn)行相減，可得到有用信號(hào)。

2 系統(tǒng)設(shè)計(jì)

單通道恒?？垢蓴_接收機(jī)主要由射頻前端和信號(hào)處理平臺(tái)兩部分組成，系統(tǒng)框圖如圖1所示。射頻前端采用兩級(jí)混頻的超外差式結(jié)構(gòu)，其輸出為70 MHz的中頻信號(hào)。信號(hào)處理平臺(tái)以FPGA-XC2VP30和DSP-TMS320C5410A為處理器，以單通道恒模干擾抑制算法為核心對(duì)數(shù)據(jù)進(jìn)行處理。FPGA的特點(diǎn)是對(duì)數(shù)據(jù)的并行處理能力強(qiáng)，對(duì)結(jié)構(gòu)不復(fù)雜的算法處理效率較高。C54系列的DSP具有低功耗的特點(diǎn)，使用C語(yǔ)言可對(duì)其進(jìn)行開(kāi)發(fā)調(diào)試。本系統(tǒng)中恒模干擾抑制算法在FPGA中完成，控制部分與載頻估計(jì)在DSP中完成。由于DSP中程序?yàn)轫樞驁?zhí)行，處理速度慢，因此與僅使用DSP作處理器的抗干擾系統(tǒng)[6]相比，基于FPGA和DSP的抗干擾系統(tǒng)具有處理速度快，實(shí)時(shí)性好，功耗低等優(yōu)點(diǎn)。

圖1 單通道恒?？垢蓴_民航VHF接收機(jī)Fig.1 Single-channel constant modulus anti-interference civil aviation VHF receiver

接收機(jī)的工作過(guò)程如下：天線接收到的甚高頻信號(hào)經(jīng)射頻前端處理轉(zhuǎn)化為70 MHz中頻信號(hào)后，經(jīng)40 MHz采樣、下變頻、低通濾波處理得到載頻頻率為50 kHz的信號(hào)。由于后續(xù)模塊算法復(fù)雜，使用較低的采樣率更有利于對(duì)FPGA中乘除法器等IP核進(jìn)行分時(shí)復(fù)用以節(jié)省硬件資源，因此在滿足奈奎斯特采樣定理的前提下將采樣率降低為200 kHz。對(duì)降速后的信號(hào)利用Goertzel算法[4]進(jìn)行載頻估計(jì)，為避免恒模算法的誤捕獲現(xiàn)象進(jìn)行陷波處理[5]，對(duì)去載波信號(hào)進(jìn)行正交變換得到復(fù)信號(hào)，利用單通道恒模干擾抑制算法對(duì)干擾信號(hào)進(jìn)行實(shí)時(shí)估計(jì)，將去載波受干擾信號(hào)與提取的恒模干擾相減，其輸出為抑制干擾后的去載波AM信號(hào)，經(jīng)相干解調(diào)和低通濾波處理，通過(guò)數(shù)模轉(zhuǎn)換便可得到清晰的話音信號(hào)。

3 硬件設(shè)計(jì)

3.1 射頻前端設(shè)計(jì)

射頻前端采用超外差接收結(jié)構(gòu)，主要性能指標(biāo)為：接收頻段為118～137 MHz，靈敏度-80 dBm，動(dòng)態(tài)范圍40 dBm，輸出中頻頻率為70 MHz，輸出最大幅值±0.80 V至±1 V。射頻前端的硬件框圖如圖2（a）所示，實(shí)物圖如圖2（b）所示。由上至下的三路通道分別為兩路接收和一路發(fā)射通道，本接收機(jī)使用上方的一路作為接收通道，左端為射頻輸入，右端為中頻輸出。來(lái)自天線的信號(hào)經(jīng)過(guò)低噪聲放大、兩級(jí)混頻、帶通濾波（BPF）、中頻放大和自動(dòng)增益控制（AGC）后輸出載頻為70 MHz的中頻信號(hào)。其中第一級(jí)本振的頻率由基準(zhǔn)頻率和可變頻率兩部分組成，基準(zhǔn)頻率為613 MHz，可變頻率的數(shù)值由單片機(jī)進(jìn)行設(shè)置，以滿足民航VHF通信760個(gè)通道選擇的要求。第二級(jí)本振頻率固定為425 MHz。射頻前端工作電壓為5 V。

圖2 抗干擾接收機(jī)射頻前端Fig.2 RF front end of anti-interference receiver

3.2 信號(hào)處理平臺(tái)設(shè)計(jì)

圖3 抗干擾接收機(jī)信號(hào)處理平臺(tái)Fig.3 Signal processing platform of anti-interference receiver

信號(hào)處理平臺(tái)的硬件框圖如圖3（a）所示，實(shí)物圖如圖3（b）所示。處理平臺(tái)由FPGA、DSP、中頻接收通道、中頻發(fā)射通道、語(yǔ)音通道、AGC接口、控制接口和電源構(gòu)成。在接收通道中使用AD9244對(duì)中頻信號(hào)采樣，發(fā)射通道中使用AD9777將FPGA內(nèi)部的數(shù)字信號(hào)轉(zhuǎn)換成載頻為70 MHz模擬AM信號(hào)，再上變頻至民航VHF頻段后通過(guò)天線發(fā)射出去。在語(yǔ)音通道中使用LTC1864對(duì)話音信號(hào)進(jìn)行采樣，使用LTC1655對(duì)FPGA處理后的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換并輸出至揚(yáng)聲器。信號(hào)處理平臺(tái)工作電壓為5 V。

4 軟件設(shè)計(jì)

4.1 Matlab算法定點(diǎn)化

FPGA中處理的數(shù)據(jù)均為定點(diǎn)數(shù)，而Matlab仿真程序中的數(shù)據(jù)為浮點(diǎn)數(shù)。在工程實(shí)現(xiàn)前需對(duì)浮點(diǎn)算法進(jìn)行定點(diǎn)化處理，以保證在變量均為定點(diǎn)數(shù)時(shí)算法的性能和浮點(diǎn)時(shí)保持一致，處理過(guò)程如圖4所示。其中，生成數(shù)據(jù)源方法為：在FPGA程序中找到與Matlab仿真算法起始處相對(duì)應(yīng)的位置，測(cè)試FPGA中該模塊輸入數(shù)據(jù)的幅度變化范圍，將Matlab中的仿真數(shù)據(jù)源放大到此范圍并取整，以保證其與FPGA中的數(shù)據(jù)源幅度相一致。計(jì)算誤差的方法為：設(shè)浮點(diǎn)程序中的變量為x，定點(diǎn)化后該變量為xf，定點(diǎn)化時(shí)該變量的放大倍數(shù)為M，設(shè)誤差e為xf/M與x對(duì)應(yīng)元素相減后取絕對(duì)值，設(shè)定誤差門(mén)限E，當(dāng)誤差e中的最大值em＜E時(shí)認(rèn)為本次定點(diǎn)化合理；當(dāng)em≥E時(shí)重新選擇放大倍數(shù)，再次進(jìn)行定點(diǎn)化處理。最后，確定出定點(diǎn)算法中各變量的位寬，在FPGA程序設(shè)計(jì)中對(duì)相應(yīng)變量使用已確定的位寬，這樣可保證系統(tǒng)在運(yùn)行時(shí)所有變量都不會(huì)發(fā)生溢出。

圖4 定點(diǎn)化處理流程圖Fig.4 Flow chart of fixed-point processing

4.2 FPGA程序設(shè)計(jì)

FPGA的程序設(shè)計(jì)建立在文獻(xiàn)[2-3]中已完成的仿真實(shí)驗(yàn)和定點(diǎn)化處理基礎(chǔ)上，設(shè)計(jì)時(shí)采用了模塊化的方法，將芯片內(nèi)部資源劃分為下變頻、低通濾波、抽取濾波、陷波、正交變換、恒模干擾實(shí)時(shí)估計(jì)、解調(diào)濾波等模塊。下面給出系統(tǒng)的核心——恒模干擾實(shí)時(shí)估計(jì)模塊的原理，其內(nèi)部結(jié)構(gòu)如圖5所示。模塊輸入數(shù)據(jù)為抑制載波后的受干擾復(fù)信號(hào)e1（n），對(duì)其歸一化得到帶有相位估計(jì)（n）的變量 ejφ^(n)。式（4）中的采樣快拍隨時(shí)間單調(diào)遞增，而硬件系統(tǒng)中變量的數(shù)據(jù)范圍有限，因此要計(jì)算幅度估計(jì)（n）應(yīng)使用如下方法：設(shè)定一個(gè)門(mén)限，利用計(jì)數(shù)器對(duì)采樣快拍n進(jìn)行計(jì)數(shù)，當(dāng)計(jì)數(shù)值小于門(mén)限時(shí)，切換開(kāi)關(guān)位置如圖5中所示（n）由對(duì)模塊輸入數(shù)據(jù)的模值進(jìn)行累加并對(duì)當(dāng)前采樣快拍n取平均的方法得到。當(dāng)計(jì)數(shù)值大于門(mén)限時(shí)，開(kāi)關(guān)進(jìn)行切換，將式（4）中的采樣快拍n固定為常數(shù)M，α^（n）由當(dāng)前時(shí)刻與前M-1時(shí)刻數(shù)據(jù)的模值累加和對(duì)M 取平均得到。將幅度估計(jì)（n）與 ejφ^(n)相乘可得恒模干擾信號(hào)估計(jì)（n），將去載波的受干擾信號(hào)與本模塊輸出的恒模干擾直接相減，可得干擾抑制后的去載波AM信號(hào)。

圖5 恒模干擾實(shí)時(shí)估計(jì)模塊硬件框圖Fig.5 Hardware block diagram of module of constant modulus interference real-time estimation

4.3 DSP程序設(shè)計(jì)

DSP的載頻估計(jì)原理在文獻(xiàn)[2-3]中已進(jìn)行了詳細(xì)描述，這里給出DSP中程序的設(shè)計(jì)流程，如圖6所示。系統(tǒng)復(fù)位后，首先向FPGA傳輸相應(yīng)的控制字[7]，然后進(jìn)入載頻估計(jì)部分。估頻數(shù)據(jù)來(lái)自FPGA，估頻點(diǎn)數(shù)為10 000點(diǎn)。當(dāng)首次估頻時(shí)，先進(jìn)行頻點(diǎn)間隔為10 Hz和1 Hz的兩次粗估，然后進(jìn)行間隔為0.1 Hz的精估，通過(guò)估出的載波頻率值計(jì)算出陷波器的初始值及陷波參數(shù)，將其分別進(jìn)行定點(diǎn)化處理后傳給FPGA，系統(tǒng)重新打開(kāi)中斷準(zhǔn)備進(jìn)行下一次估頻，隨后估頻過(guò)程在原有估計(jì)頻率的基礎(chǔ)上只進(jìn)行精估即可。

圖6 DSP程序流程圖Fig.6 Flow chart of DSP program

5 實(shí)驗(yàn)結(jié)果及分析

5.1 單通道恒模算法定點(diǎn)化處理結(jié)果

將Matlab中仿真數(shù)據(jù)源的幅度放大到與FPGA中相應(yīng)模塊的輸入數(shù)據(jù)范圍相一致，分別對(duì)浮點(diǎn)和定點(diǎn)單通道恒模干擾抑制算法進(jìn)行性能測(cè)試，其輸出結(jié)果分別如圖7（a）和圖7（b）所示。從波形上可直觀看出，算法經(jīng)定點(diǎn)化處理后，輸出的話音信號(hào)與定點(diǎn)化之前基本沒(méi)有變化，兩種算法的相關(guān)系數(shù)為0.992 4。使用實(shí)測(cè)數(shù)據(jù)源對(duì)定點(diǎn)化前后的算法進(jìn)行測(cè)試，干擾抑制性能良好。仿真和實(shí)測(cè)數(shù)據(jù)源的測(cè)試結(jié)果為定點(diǎn)算法在硬件平臺(tái)上的實(shí)現(xiàn)提供了保障。

5.2 抗干擾接收機(jī)性能測(cè)試結(jié)果

在FPGA中對(duì)接收機(jī)的恒模干擾抑制性能進(jìn)行測(cè)試，測(cè)試條件：AM信號(hào)載頻118 MHz，調(diào)制度為80%，F(xiàn)M信號(hào)載頻118 MHz，頻偏15 kHz，AM信號(hào)和FM干擾的功率均為0 dBm，將兩種信號(hào)進(jìn)行混合作為接收機(jī)的輸入。利用ChipScope軟件觀察系統(tǒng)的話音輸出，如圖8所示。由測(cè)試結(jié)果可知，對(duì)混合信號(hào)直接解調(diào)時(shí)輸出信號(hào)與原始話音信號(hào)相差較大，而經(jīng)過(guò)恒模干擾抑制處理后接收機(jī)輸出的話音信號(hào)與原始話音基本一致，實(shí)現(xiàn)了抗干擾的功能。使用OTE公司的GTR100/25常規(guī)電臺(tái)作參考，改變AM信號(hào)與FM干擾的功率比，對(duì)比兩接收機(jī)輸出的話音信號(hào)，其結(jié)果如表1所示。對(duì)抗干擾接收機(jī)的性能測(cè)試并與常規(guī)接收機(jī)進(jìn)行性能對(duì)比，這兩種測(cè)試方式均證明了單通道恒?？垢蓴_接收機(jī)可輸出清晰的話音信號(hào)，具有良好的干擾抑制效果。

圖7 定點(diǎn)化處理前后輸出結(jié)果對(duì)比Fig.7 Contrast of output results before and after fixed-point processing

圖8 抗干擾接收機(jī)性能測(cè)試Fig.8 Performance testing of anti-interference receiver

表1 抗干擾接收機(jī)與常規(guī)接收機(jī)性能對(duì)比Tab.1 Performance contrast between anti-interference and conventional receivers

6 結(jié)語(yǔ)

本文在基于FPGA和DSP的平臺(tái)上完成了單通恒?？垢蓴_民航VHF接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)。在設(shè)計(jì)過(guò)程中針對(duì)單通道恒模算法和Goertzel算法的特點(diǎn)，合理地分配了FPGA和DSP的功能及資源：在FPGA中搭建單通道恒模干擾抑制系統(tǒng)的主體部分，在DSP中完成對(duì)FPGA的控制和載頻估計(jì)部分。系統(tǒng)測(cè)試表明：?jiǎn)瓮ǖ篮隳？垢蓴_接收機(jī)能夠有效地抑制恒模干擾，明顯提高話音通信質(zhì)量。本實(shí)現(xiàn)方案亦可應(yīng)用于甚高頻數(shù)據(jù)鏈通信抗干擾，具有一定的擴(kuò)展性。

[1]劉福奇，劉 波.Verilog HDL應(yīng)用程序設(shè)計(jì)實(shí)例精講[M].北京：電子工業(yè)出版社，2009.

[2]吳仁彪，鐘倫瓏，胡鐵喬，等.民航地空通信中單通道最優(yōu)恒模干擾抑制方法及其系統(tǒng)[P].中國(guó)專利：ZL200710059767.1，2008-05-07.

[3]石慶研，吳仁彪，鐘倫瓏.單通道最優(yōu)恒模自適應(yīng)干擾抑制方法[J].電子與信息學(xué)報(bào)，2011，33（5）：1126-1130.

[4]ALAN V.Oppenheim.Discrete-time Signal Processing[M].2版.北京：清華大學(xué)出版社，2005.

[5]鐘倫瓏.地空通信自適應(yīng)干擾抑制實(shí)驗(yàn)系統(tǒng)的研究與設(shè)計(jì)[D].天津：中國(guó)民用航空學(xué)院，2006.

[6]吳 鵬.單通道地空通信干擾抑制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D].天津：中國(guó)民航大學(xué)，2009.

[7]Texas Instruments Incorporated.TMS320C54x系列DSP的CPU與外設(shè)[M].北京：清華大學(xué)出版社，2006.