劉 欣 翟成瑞 張會(huì)新

（中北大學(xué)電子測試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室1，山西 太原 030051；中北大學(xué)儀器科學(xué)與動(dòng)態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室2，山西 太原 030051）

多路隔離信號(hào)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)

劉 欣1，2翟成瑞1，2張會(huì)新1，2

（中北大學(xué)電子測試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室1，山西 太原 030051；中北大學(xué)儀器科學(xué)與動(dòng)態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室2，山西 太原 030051）

為采集飛行器落地瞬間兩路隔離電壓參數(shù)與一路PCM碼流數(shù)據(jù)參數(shù)，采用“信號(hào)全隔離”思想，在電源隔離的同時(shí)使用光耦隔離芯片HCNR201對(duì)兩路模擬電壓速變量信號(hào)進(jìn)行光耦隔離。系統(tǒng)采用Xilinx公司Vertex-II系列器件作為FPGA，以光繼電器AQY210為選通開關(guān)，ADS8365作為模數(shù)轉(zhuǎn)換器，經(jīng)過FPGA混合編幀處理后將數(shù)據(jù)寫入Flash中，存儲(chǔ)數(shù)據(jù)完整可靠，模擬量波形穩(wěn)定。實(shí)踐證明，該系統(tǒng)可以成功隔離并采集到多路信號(hào)，滿足設(shè)計(jì)需求。

信號(hào)全隔離 模擬信號(hào) 數(shù)字信號(hào) HCNR201 FPGA 混合編幀

0 引言

航天遙測系統(tǒng)中各個(gè)測量信號(hào)能夠使工作人員掌握飛行器內(nèi)部的環(huán)境數(shù)據(jù)和工作狀態(tài)，為飛行器的整體性能和故障分析提供實(shí)時(shí)可靠的依據(jù)，使其得到進(jìn)一步的改進(jìn)和提高。如何采集并存儲(chǔ)這些測量信號(hào)參數(shù)顯得尤為重要［1－2］。本設(shè)計(jì)要求采集并存儲(chǔ)多路模擬信號(hào)與脈沖編碼調(diào)制（pulse codemodulation，PCM）串行數(shù)據(jù)信號(hào)，并且多路信號(hào)之間要求彼此隔離，互不干涉，從而得到該飛行器測量所需重要參數(shù)。

1 總體方案設(shè)計(jì)

以模塊化、電路最簡化、高可靠性為原則，對(duì)數(shù)據(jù)采集存儲(chǔ)系統(tǒng)進(jìn)行了專門設(shè)計(jì)。系統(tǒng)固態(tài)存儲(chǔ)器、地面測試臺(tái)、計(jì)算機(jī)共同組成數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。系統(tǒng)組成框圖如圖1所示。系統(tǒng)供電采用模擬部分和數(shù)字部分獨(dú)立供電方式，避免模擬、數(shù)字兩部分之間供電干擾，導(dǎo)致信號(hào)傳輸質(zhì)量的下降。系統(tǒng)采用變壓器隔離原理，實(shí)現(xiàn)模擬、數(shù)字部分接地點(diǎn)各電路之間的電氣連接隔離；利用光電隔離實(shí)現(xiàn)多路開關(guān)數(shù)字選通信號(hào)之間的隔離。系統(tǒng)采用光隔繼電器HCNR201進(jìn)行各模擬輸入通道之間的隔離，不影響正常PCM碼流的存儲(chǔ)［3］。

本文采用“信號(hào)全隔離”思想，主要包括信號(hào)隔離和電源隔離。采用線性光耦構(gòu)成模擬信號(hào)光耦隔離電路，對(duì)自檢模式下地面測試臺(tái)輸入或者整機(jī)聯(lián)試模式下系統(tǒng)輸出的兩路模擬電壓速變量信號(hào)進(jìn)行隔離。其中，兩路模擬電壓信號(hào)與數(shù)據(jù)綜合控制器輸出的PCM數(shù)據(jù)量信號(hào)相隔離，兩路模擬電壓信號(hào)之間亦保證隔離。兩路模擬量信號(hào)由測量裝置隔離、A/D變換與采樣后，直接存儲(chǔ)于測量裝置存儲(chǔ)器內(nèi)部。存儲(chǔ)這兩路參數(shù)的同時(shí)亦不能影響正常PCM碼流的數(shù)據(jù)存儲(chǔ)。對(duì)于存儲(chǔ)系統(tǒng)的電源模塊，設(shè)計(jì)采用遙測系統(tǒng)供電與存儲(chǔ)裝置自供電兩種方式下的智能選擇供電。此外，為避免在飛行器落地瞬間的較大沖擊造成系統(tǒng)整體斷電，無法為存儲(chǔ)器正常的采集存儲(chǔ)供電，除依靠遙測系統(tǒng)輸出的二次電源供電外，在測量裝置中設(shè)計(jì)了自供電模塊。

“控制解?！辈粠щ姵ｉ_觸點(diǎn)信號(hào)即可作為固態(tài)存儲(chǔ)器自帶電池的供電啟動(dòng)信號(hào)，用于確保完整采集到飛行器落地瞬間或者其他緊急斷電時(shí)的多路隔離信號(hào)，使測量裝置實(shí)現(xiàn)全機(jī)智能化供電。通過以上方式，確保存儲(chǔ)系統(tǒng)在各類環(huán)境條件下均能可靠采集所需數(shù)據(jù)信號(hào)，且各路信號(hào)相互隔離，為進(jìn)一步數(shù)據(jù)處理與分析奠定基礎(chǔ)。

圖1 采集存儲(chǔ)系統(tǒng)組成框圖Fig.1 Block diagram of composition of acquisition and storage system

2 硬件電路設(shè)計(jì)

采集存儲(chǔ)系統(tǒng)由存儲(chǔ)板和電源板構(gòu)成其存儲(chǔ)硬件組成電路。2路模擬輸入信號(hào)分別通過光耦隔離芯片HCNR201完成光耦隔離，通過運(yùn)算放大器OPA4340轉(zhuǎn)換為0～5 V模擬電壓信號(hào)，之后傳入存儲(chǔ)板中，由ADS8365采集［3］。同時(shí)，RS-422接口芯片DS26C32接收來自測試臺(tái)的1路PCM數(shù)字量與1路“點(diǎn)火”信號(hào)。在完成FPGA模數(shù)混編后，通過內(nèi)部FIFO高速傳輸將數(shù)據(jù)寫入Flash中。其中，電源板接收來自測試臺(tái)供給的28 V直流電源，待濾波后轉(zhuǎn)為5 V直流電壓，用于光電隔離電路和存儲(chǔ)板電路的供電。

2.1 光耦隔離電路

系統(tǒng)中兩路輸入隔離電壓為模擬量瞬變信號(hào)，信號(hào)分別經(jīng)過線性光耦構(gòu)成的光耦隔離電路后，由FPGA進(jìn)行采編、存儲(chǔ)［4］。本文采用Agilent公司的HCNR201完成兩路模擬信號(hào)的線性隔離。兩路隔離電壓模擬輸入信號(hào)在HCNR201中完成電壓電流轉(zhuǎn)化，即0～5 V瞬時(shí)輸入電壓的變化體現(xiàn)在電流上，進(jìn)而實(shí)現(xiàn)電壓隔離。一路光耦隔離電路原理圖如圖2所示。其中，在輸入、輸出端添加OPA4340運(yùn)算放大器，以對(duì)電路進(jìn)行放大、跟隨，芯片所限供電電壓為2.7～5.5 V。該光耦隔離電路系統(tǒng)的輸入隔離電壓信號(hào)為0～5V，滿足OPA4340運(yùn)算放大器的幅值區(qū)間要求。

圖2 光耦隔離電路原理圖Fig.2 Schematis of opto-coupler isolation circuit

下面對(duì)第一路輸入電壓模擬量+SIG_IN1的線性隔離進(jìn)行計(jì)算。設(shè)光耦輸入端電壓為Uin，輸出端電壓為Uout，光耦保證的兩個(gè)電流傳遞系數(shù)分別為K1、K2，K1與K2約為0.50％，并且隨溫度變化較大，K3為K1、K2的線性比，運(yùn)放輸出端的電壓為Uo。在運(yùn)放不飽和的情況下，Uo0與Ui滿足下面的關(guān)系：

式中：Ui為運(yùn)放負(fù)端的輸入電壓；Uo為運(yùn)放輸出端的電壓；Uo0為在運(yùn)放輸入差模為0時(shí)的輸出電壓；G為運(yùn)放的增益。

由歐姆定律變換可得：

式中：IF為通過R3兩端的電流。

由式（5）可得，光耦隔離電路中輸入的隔離電壓模擬信號(hào)與輸出模擬電壓值成正比。Uin的放大比例由R1、R2電阻值以及比例系數(shù)K3確定。由式（1）可知，K3的大小由K1、K2的比值所決定，當(dāng)K1=K2時(shí)，K3=1。取R3=R5=180 kΩ，使得Uout=Uin，從而實(shí)現(xiàn)了模擬電壓值只隔離不放大的設(shè)計(jì)要求。

2.2 選通開關(guān)電路

“控制解?！辈粠щ姵ｉ_觸點(diǎn)信號(hào)可作為兩路隔離電壓測量的啟動(dòng)信號(hào)。文中采用光MOS繼電器AQY210構(gòu)成選通開關(guān)硬件電路，控制“控制解?！泵铋_關(guān)［5］。

固態(tài)存儲(chǔ)器實(shí)時(shí)接收到控制解保信號(hào)后，常開觸點(diǎn)變?yōu)槌ｉ]，解保信號(hào)由“0”變?yōu)椤?”并保持。作為遙測啟動(dòng)時(shí)序，控制解保信號(hào)的發(fā)生直接決定著模擬量的啟動(dòng)采樣。之后，現(xiàn)場可編程邏輯陣列（FPGA）控制A/D轉(zhuǎn)換啟動(dòng)采集，經(jīng)編幀處理后進(jìn)行存儲(chǔ)記錄。

“控制解?！边x通開關(guān)硬件設(shè)計(jì)電路如圖3所示。

圖3 選通開關(guān)電路Fig.3 The strobe switching circuit

3 FPGA邏輯設(shè)計(jì)

測量裝置的采集存儲(chǔ)采取智能模式。當(dāng)系統(tǒng)加電后60 s內(nèi)未收到測試臺(tái)下發(fā)的控制命令時(shí)，系統(tǒng)自動(dòng)開始記錄；當(dāng)收到“點(diǎn)火”指令后600 s時(shí)，系統(tǒng)自動(dòng)停止記錄。如收到“讀數(shù)”、“擦除”等命令，則只響應(yīng)測試設(shè)備的命令。在數(shù)據(jù)記錄狀態(tài)，F(xiàn)PGA通過RS-422接口采集接收PCM碼流信號(hào)，編碼后寫入FPGA內(nèi)部先進(jìn)先出（first in first out，F(xiàn)IFO）中緩存。待接收到“控制解保”命令后，選通開關(guān)AQY210置高，A/D采集模擬量，編幀處理后緩存寫入相應(yīng)內(nèi)部FIFO中［6］。待FPGA分別從以上內(nèi)部FIFO中讀取數(shù)據(jù)并混合編幀處理后，數(shù)據(jù)寫入Flash存儲(chǔ)單元內(nèi)。FPGA整體邏輯設(shè)計(jì)流程如圖4所示。

圖4 FPGA邏輯設(shè)計(jì)流程圖Fig.4 Design flowchart of FPGA logic

4 數(shù)?；炀庍壿嬙O(shè)計(jì)

FPGA將數(shù)字量和模擬量寫入其內(nèi)部FIFO之前，會(huì)先對(duì)其進(jìn)行混合編幀［7－8］。首先判斷“控制解?！毙盘?hào)是否下發(fā)，若接收到“解?！泵?，則開始向FIFO中寫入模擬量。開始記錄模擬量信號(hào)后，F(xiàn)PGA從FIFO中連續(xù)讀取模擬量數(shù)據(jù)，接著判斷數(shù)字量并寫入FIFO。連續(xù)讀取兩PCM數(shù)據(jù)并一同寫入FPGA內(nèi)部緩存FIFO中，待整理后轉(zhuǎn)存寫入Flash中。其中，模擬量與數(shù)字量需按一定的編幀格式進(jìn)行處理，即分別在數(shù)據(jù)位加上幀頭、幀尾、“點(diǎn)火”及“循環(huán)”等幀標(biāo)志，如此輪循判斷編幀，完成數(shù)?；旌暇幋a。數(shù)據(jù)幀結(jié)構(gòu)如表1所示。

表1 數(shù)據(jù)幀結(jié)構(gòu)Tab.1 Structure of the data frame

5 測試結(jié)果

測試結(jié)束后，上位機(jī)軟件將采編到的數(shù)?；旌暇帋瑪?shù)據(jù)解包為PCM數(shù)字量與模擬量數(shù)據(jù)兩部分。首先，分析PCM數(shù)據(jù)，數(shù)據(jù)完整、正確。之后將模擬量數(shù)據(jù)拆分為兩通道，分別予以分析，并由上位機(jī)對(duì)采集到的模擬量進(jìn)行繪圖，得到電壓幅值遍布0～5 V的模擬量波形，波形穩(wěn)定、可靠。

6 結(jié)束語

本文設(shè)計(jì)的多路隔離信號(hào)采集存儲(chǔ)系統(tǒng)，采用模塊化設(shè)計(jì)思想與“信號(hào)全隔離”的技術(shù)方法，重點(diǎn)對(duì)多路信號(hào)隔離問題、模擬量調(diào)制開關(guān)應(yīng)用、數(shù)字量/模擬量數(shù)據(jù)混合編幀等問題進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。通過反復(fù)測試應(yīng)用表明，系統(tǒng)確保了遙測系統(tǒng)中固態(tài)存儲(chǔ)器與測量綜合控制器之間串行數(shù)據(jù)無誤碼可靠傳輸、多路隔離電壓測量可靠啟動(dòng)和存儲(chǔ)數(shù)據(jù)安全回收等，對(duì)新一代飛行器的研制和改進(jìn)具有重要意義。

［1］張文棟.存儲(chǔ)測試系統(tǒng)的設(shè)計(jì)理論及其應(yīng)用［M］.北京：高等教育出版社，2002：140－150.

［2］孟祥嬌.某測量系統(tǒng)數(shù)據(jù)記錄器的設(shè)計(jì)及實(shí)現(xiàn)［D］.太原：中北大學(xué)，2013.

［3］尤文艷，金鵬，肖力.基于HCNR201的電壓采集隔離電路設(shè)計(jì)［J］.單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2012（2）：67－69.

［4］孟令軍，李柱，于麗娜，等.一種隔離型數(shù)據(jù)采集方法［J］.計(jì)算機(jī)應(yīng)用，2011（7）：64－67.

［5］高進(jìn)，楊鵬毅，陸兆輝，等.基于FPGA的雙向多路信號(hào)光纖傳輸組件設(shè)計(jì)［J］.電子技術(shù)，2012（10）：78－81.

［6］康偉，路秀芬，詹哲軍.基于ADS8365的高速同步數(shù)據(jù)采集系統(tǒng)［J］.電腦開發(fā)與應(yīng)用，2009，22（4）：48－49.

［7］馬明建.數(shù)據(jù)采集與處理技術(shù)［M］.西安：西安交通大學(xué)出版社，2005：121－136.

［8］連恒興，趙彩霞，沈三民，等.基于USB的多路數(shù)據(jù)讀數(shù)接口的設(shè)計(jì)［J］.化工自動(dòng)化及儀表，2012，38（8）：992－996.

Design of the Acquisition and Storage System for Multi-channel Isolated Signals

To acquire two channels of isolated voltage parameters and one channel of PCM code stream data parameter at the landingmomentof the aircrafts，the concept of“signal full isolation”is adopted.While in power supply isolation，the opto-coupling isolation chip HCNR201 is used to opto-coupling isolate two of the speed variable analog voltage signals.In the system，the device of Vertex-II family from Xilinx is used as the FPGA，the optical relay AQY210 is used as the strobe switch，and ADS8365 is used as A/D converter.After FPGA mixing framing processing，the data are written into Flash，the data saved are reliable and complete，and the analog waveform is stable.The practice proves that the system can successfully isolate and collectmultiple channels of signals，so the demand for design is satisfied.

Signal full isolation Analog signal Digital signal HCNR201 FPGA Mixed framing

TP391

A

資助項(xiàng)目（編號(hào)：51075375）。

修改稿收到日期：2014－01－22。

劉欣（1990－），女，現(xiàn)為中北大學(xué)測試計(jì)量技術(shù)及儀器專業(yè)在讀碩士研究生；主要從事電路系統(tǒng)與數(shù)據(jù)采集方面的研究。