王勝男+羅長洲+蔡東紅+李澤超

摘 要： 低壓差分信號（LVDS）技術(shù)是一種小振幅差分信號技術(shù)，它降低了供電電壓和邏輯電壓擺幅，可有效提高數(shù)據(jù)傳輸速率，為高速數(shù)字系統(tǒng)帶來了新的生機(jī)。論述了LVDS技術(shù)的基本原理，應(yīng)用領(lǐng)域，總結(jié)了當(dāng)前LVDS技術(shù)的應(yīng)用方法，并對LVDS技術(shù)的應(yīng)用前景做出相應(yīng)的概述。

關(guān)鍵詞： LVDS； 串行接口； 高速數(shù)字系統(tǒng)； 解串/串化器

中圖分類號： TN919.5?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2014）15?0142?03

Overview of low?voltage differential signaling technology

WANG Sheng?nan1， LUO Chang?zhou1， CAI Dong?hong2， LI Ze?chao1

（1. Beijing Institute of Control & Electronics Technology， Beijing 100038， China； 2. Department of Physics， Kashi Normal University， Kashi 844000， China）

Abstract： Low?voltage differential signaling （LVDS） technology is a small?amplitude differential signaling technology， which reduces the power supply voltage and logic voltage swings， effectively improve data transmission rate， and brings a new life for the high?speed digital system. The basic principle and application fields of LVDS technology are elaborated in this paper. The available application methods of LVDS technology are summarized. The application prospect of LVDS technology is described briefly.

Keywords： LVDS； serial interface； high?speed digital system； deserializer/serializer

0 引 言

在數(shù)據(jù)采集處理系統(tǒng)以及相關(guān)應(yīng)用領(lǐng)域中，由于智能處理器的處理速度不斷提高，系統(tǒng)間的數(shù)據(jù)交互量不斷增加，尤其在航天航空、工業(yè)自動化、通信等領(lǐng)域，對數(shù)據(jù)的遠(yuǎn)距離傳輸和高速實(shí)時儲存等方面有更高的要求。如果數(shù)據(jù)總線接口的傳輸速率過慢，就會導(dǎo)致整個系統(tǒng)的工作性能降低。因此，總線接口的發(fā)展在數(shù)字信號處理中起著至關(guān)重要的作用。

縱觀總線接口技術(shù)的發(fā)展歷程，串行接口技術(shù)比并行接口技術(shù)發(fā)展更加迅速，甚至一些并行接口技術(shù)已逐漸被串行接口取代。主宰硬盤驅(qū)動器接口技術(shù)的并行標(biāo)準(zhǔn)——ATA接口，在更新到ATA?7版本后，由于其接口速度僅有一百多兆而被新型的串行接口技術(shù)SATA取代。在2003年的CEBIT大會上，惠普和希捷提出了SAS界面的硬盤樣品，其最初的目標(biāo)就是為了取代并行SCSI接口，使其能夠?yàn)橛脩籼峁└咝阅?、高可靠性、易于管理的接口，滿足企業(yè)級的數(shù)據(jù)中心需求。

串行接口發(fā)展快速的原因，除了電子技術(shù)不斷更新改革，更重要的是它相對于并行接口的優(yōu)勢：適合長線傳輸，在復(fù)雜電控系統(tǒng)中設(shè)計(jì)相對簡單。低壓差分信號（LVDS）傳輸技術(shù)憑借自身高速率、低功耗等特點(diǎn)，在串行接口中脫穎而出，受到了設(shè)計(jì)者的青睞。尤其是對于顯示技術(shù)，LVDS接口的出現(xiàn)為其帶來了新的生命力。

1 LVDS技術(shù)介紹

近年來，5 V供電的使用簡化了不同技術(shù)和廠商邏輯電路之間的接口。但是，高電壓影響了數(shù)據(jù)傳輸?shù)乃俾?。低壓差分信號（Low Voltage Differential Signaling，LVDS）傳輸技術(shù)是一種小振幅差分信號技術(shù)，它是由美國國家半導(dǎo)體公司于1994年提出的，又被稱為RS 644總線接口。該接口可實(shí)現(xiàn)點(diǎn)對點(diǎn)或一點(diǎn)對多點(diǎn)的連接，其傳輸介質(zhì)可以是銅質(zhì)的PCB連線，也可以是平衡電纜。它降低了供電電壓和邏輯電壓擺幅，有效地提高了數(shù)據(jù)傳輸?shù)乃俣?。LVDS接口的工作原理如圖1所示，驅(qū)動器是由一個恒流源（通常為3.5 mA）驅(qū)動一對差分信號線。接收端設(shè)有一個約100 Ω的終端電阻，使得幾乎全部的驅(qū)動電流都流經(jīng)該電阻，并在接收端產(chǎn)生約 350 mV的電壓。當(dāng)驅(qū)動狀態(tài)反轉(zhuǎn)時，流經(jīng)電阻的電流方向改變，于是在接收端產(chǎn)生一個有效的“0”或“1”邏輯狀態(tài)[1]。該LVDS串行接口技術(shù)具有高速率、低噪聲、低功耗、終端適配容易等特點(diǎn)，適用于對傳輸速率和長度要求較高的系統(tǒng)中。

圖1 LVDS接口工作原理

目前，LVDS串行接口技術(shù)共在三個標(biāo)準(zhǔn)中定義，第一個是ANSI/EIA/EIA?644（1995年11月通過），它主要定義了LVDS的電特性，并建議655 Mb/s的最大速率和1.923 Gb/s的無失真媒質(zhì)上的理論極限速率；第二個是IEEE P1596.3（1996年3月通過），主要面向SCI（Scalable Coherent Interface），定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時的編碼；第三個是ANSI/TIA/EIA?644?A?2001標(biāo)準(zhǔn)（2001年1月通過），該標(biāo)準(zhǔn)是基于ANSI/EIA/EIA?644標(biāo)準(zhǔn)提出的，但在此標(biāo)準(zhǔn)中，只定義了LVDS接口技術(shù)的使用范圍以及其電氣特性，并沒有對其傳輸速率給出建議。

2 LVDS技術(shù)應(yīng)用

2.1 LVDS應(yīng)用領(lǐng)域

現(xiàn)如今，航空航天、工業(yè)自動化、通信等領(lǐng)域?qū)ο到y(tǒng)的實(shí)時性、數(shù)據(jù)的高速實(shí)時存儲提出了更高的要求，在某些特殊的條件下，還需要實(shí)現(xiàn)數(shù)據(jù)的遠(yuǎn)距離傳輸。在這種形勢下，LVDS串行接口技術(shù)通過降低供電電壓和邏輯電壓擺幅，有效地提高數(shù)據(jù)傳輸?shù)乃俾?，為?shù)字系統(tǒng)帶來了新的生機(jī)，突破了數(shù)據(jù)傳輸速率低的瓶頸。

LVDS串行接口技術(shù)被廣泛應(yīng)用于高速數(shù)字系統(tǒng)中。該技術(shù)主要應(yīng)用于兩個方面：圖像視頻數(shù)字傳輸相關(guān)領(lǐng)域和大容量高速數(shù)據(jù)傳輸相關(guān)領(lǐng)域。由于圖像視頻系統(tǒng)需要保持高實(shí)時性的特點(diǎn)，對數(shù)據(jù)的高速實(shí)時存儲有著較高的要求。LVDS串行接口技術(shù)能夠?qū)崿F(xiàn)高速、可靠的數(shù)據(jù)傳輸，保證了系統(tǒng)的高實(shí)時性。目前，LVDS接口電路已成為平板顯示系統(tǒng)信號傳輸?shù)氖走x，被廣泛應(yīng)用于數(shù)字視頻高速傳輸系統(tǒng)。另外，很多LVDS串行芯片專門有一組視頻數(shù)字信號的數(shù)據(jù)總線，例如MAXIM公司生產(chǎn)的MAX9217/MAX9218串化/解串芯片就專門有一組18位的RGB視頻數(shù)據(jù)并行總線，為視頻數(shù)據(jù)的傳輸提供了便利。其他一些系統(tǒng)中雖然不需要視頻成像，但也使用了LVDS技術(shù)。例如導(dǎo)航系統(tǒng)為了獲得較高的導(dǎo)航精度，對數(shù)據(jù)的更新速率有很高的要求。LVDS串行技術(shù)可實(shí)現(xiàn)幾百兆的傳輸速率，應(yīng)用起來簡單易行。在這樣的情況下，該串行接口技術(shù)深受設(shè)計(jì)者的喜愛。

2.2 LVDS應(yīng)用方法

LVDS傳輸實(shí)現(xiàn)方式主要有三種：專用LVDS接口芯片實(shí)現(xiàn)；LVDS解串/串化器實(shí)現(xiàn)；利用FPGA實(shí)現(xiàn)。

2.2.1 專用LVDS接口芯片實(shí)現(xiàn)

此方法中，LVDS差分發(fā)送器將TTL信號轉(zhuǎn)換為LVDS信號，通過互聯(lián)器傳輸?shù)絃VDS差分接收器，差分接收器再將LVDS信號轉(zhuǎn)換為TTL信號發(fā)送出去。市面上有許多LVDS接口芯片，例如：TI公司生產(chǎn)的SN65LVCP22/SN65LVCP23，SN65LVDS31/SN65LVS32；NI公司的DS90LV017A/DS90LV018A；MAXIM公司的MAX9123，MAX9122等芯片，均是專用的LVDS 接口芯片。不同的芯片具有不同的電平兼容性，SN65LVCP22/SN65LVCP23采用3.3 V電源供電，可以直接輸入LVDS、LVPECL與CML信號。MAX9213/MAX9122采用3.3 V供電電源，可以直接與LVTTL，LVCMOS信號連接。設(shè)計(jì)者可以根據(jù)系統(tǒng)的需要選擇不同的LVDS接口芯片。該方法大多應(yīng)用于圖像視頻系統(tǒng)中，芯片直接將TTL等信號轉(zhuǎn)換為LVDS信號，實(shí)現(xiàn)高速傳輸。該方法簡單易行，但靈活性較差。

2.2.2 LVDS解串/串化器實(shí)現(xiàn)

使用LVDS串化/解串器實(shí)現(xiàn)LVDS信號傳輸?shù)姆椒?，是近年來比較流行的實(shí)現(xiàn)方法。此方法通常把LVDS串化/解串器芯片與FPGA芯片配合使用。FPGA可直接將需要發(fā)送的并行數(shù)據(jù)發(fā)送給LVDS串化器，串化器將數(shù)據(jù)轉(zhuǎn)換為LVDS差分串行數(shù)據(jù)后，在FPGA的控制下將串行數(shù)據(jù)發(fā)送給對應(yīng)的LVDS解串器。解串器接收到串行數(shù)據(jù)后，將其轉(zhuǎn)換為并行的數(shù)據(jù)發(fā)送給電控系統(tǒng)微控制器。MAIXM公司生產(chǎn)的MAX9217/MAX9218芯片組就是一對LVDS解串器/串化器芯片組。MAX9217串行器具有27位并行輸入，其中18位為視頻RGB數(shù)據(jù)，其余9位為控制信號。MAX9217將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)并將其發(fā)送給解串器。MAX9218接收串行數(shù)據(jù)，將其轉(zhuǎn)換為相應(yīng)的并行數(shù)據(jù)。該芯片組最高串行傳輸速率可達(dá)700 Mb/s。該方法實(shí)現(xiàn)起來較為簡單靈活，但需要根據(jù)芯片的工作特性進(jìn)行數(shù)據(jù)傳送。

2.2.3 利用FPGA資源實(shí)現(xiàn)

隨著LVDS技術(shù)的廣泛應(yīng)用，許多FPGA芯片也進(jìn)行了改革，將LVDS列為支持的接口電氣標(biāo)準(zhǔn)中，為設(shè)計(jì)者提供了很大的方便。因此，可以使用FPGA實(shí)現(xiàn)LVDS信號傳輸。根據(jù)具體需求，利用FPGA用戶可制定性的特點(diǎn)，可以非常靈活的將LVDS接口功能集成到FPGA中，無需再使用LVDS芯片或串化/解串芯片。該方法提高了系統(tǒng)的集成度，減少了電路板的面積。其最大的特點(diǎn)就是設(shè)計(jì)靈活，設(shè)計(jì)者可以根據(jù)系統(tǒng)的具體要求靈活使用FPGA資源，但該方法只能依托于FPGA，若系統(tǒng)方案中沒有涉及到FPGA，便不能采用該方法。 在文獻(xiàn)[2]描述的高速并行數(shù)據(jù)傳輸系統(tǒng)中，通過利用FPGA資源設(shè)計(jì)完成了LVDS接口，從而降低了系統(tǒng)互聯(lián)的復(fù)雜度及系統(tǒng)實(shí)現(xiàn)的經(jīng)濟(jì)成本。

3 結(jié) 語

串行接口的發(fā)展速度遠(yuǎn)超過并行接口，主要在于串行接口設(shè)計(jì)簡單，適用于傳輸速率要求較高或遠(yuǎn)距離傳輸?shù)南到y(tǒng)中。

LVDS接口最大的優(yōu)勢就是傳輸速率快，它采用極低的電壓擺幅高速差動傳輸數(shù)據(jù)，并且具有抗干擾性強(qiáng)，低功耗等特點(diǎn)，在串行接口中更是占有舉足輕重的地位。在未來的發(fā)展中，LVDS接口將會追求更高的傳輸速度，更低壓差的差分信號以及更快的過渡時間。用降低信號的擺幅、縮短電壓過渡時間的方法得到更高速的數(shù)據(jù)傳輸。與此同時，在體積、質(zhì)量、功耗、抗干擾能力等方面也會有很大的提升。

參考文獻(xiàn)

[1] 付中梁，劉巖，黃從.一種航天器LVDS接口電路實(shí)時測試方法[J].航天器工程，2012，21（5）：130?134.

[2] 馮曉東，楊可.一種基于LVDS接口的高速并行數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].數(shù)字技術(shù)與應(yīng)用，2013（6）：64?65.

[3] 張小軍，廖風(fēng)強(qiáng)，王錄濤，等.多通道高速串行LVDS信號解串器設(shè)計(jì)[J].電子測量技術(shù)，2013，36（4）：63?67.

[4] 王棟，靳鴻，吳志玲，等.基于FPGA的遠(yuǎn)距離實(shí)時傳輸接口設(shè)計(jì)[J].電子設(shè)計(jì)工程，2013，21（3）：73?75.

[5] 司朝良.LVDS接口電路及設(shè)計(jì)[J].今日電子，2003（1）：17?18.

[6] ANSI. ANSI/TIA/EIA?644?A low?voltage differential signaling [S]. USA： ANSI， 2002.

[7] 陳瑩，高雙成.基于FPGA的LVDS接口應(yīng)用[J].電子科技，2012，25（1）：8?12.

[8] 馮妮，張會新.遙測數(shù)字視頻信號高速采集存儲系統(tǒng)的設(shè)計(jì)與應(yīng)用[J].計(jì)算機(jī)測量與控制，2013，21（1）：279?281.

[9] 張濤，舒林峰，鄭冬軍，等.一種用于平板顯示系統(tǒng)的LVDS接口驅(qū)動電路的設(shè)計(jì)[J].現(xiàn)代顯示，2008（86）：53?56.

[10] CHEN Ming?deng， SILVA?MARTINEZ Jose， NIX Michael， et al. Low?voltage low?power LVDS drivers [J]. IEEE Journal of Solid?State Circuits， 2005， 40（2）： 472?479.

[11] GABARA T， FISHER W， WERNER W， et al. LVDS I/O buffers with a controlled reference circuit [C]// Proceedings of 1997 Tenth Annual IEEE International ASIC Conference and Exhibit. Portland， OR： IEEE， 1997： 311?315.

[12] 侯宏錄，高偉平.500 fps圖像采集及實(shí)時顯示關(guān)鍵技術(shù)研究[J].光學(xué)儀器，2013，35（2）：52?57.

[13] 李宏，吳衡.機(jī)載LVDS數(shù)字視頻信號采集記錄技術(shù)研究[J].光電與控制，2011，18（5）：72?75.

[14] 宣棟，劉心惟.基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)[J].電子技術(shù)，2012，25（2）：54?56，85.

[15] 任偉，張彥軍，白先民.基于LVDS的高速數(shù)據(jù)傳輸裝置的設(shè)計(jì)[J].科學(xué)技術(shù)與工程，2012，12（29）：7759?7763.

2 LVDS技術(shù)應(yīng)用

2.1 LVDS應(yīng)用領(lǐng)域

現(xiàn)如今，航空航天、工業(yè)自動化、通信等領(lǐng)域?qū)ο到y(tǒng)的實(shí)時性、數(shù)據(jù)的高速實(shí)時存儲提出了更高的要求，在某些特殊的條件下，還需要實(shí)現(xiàn)數(shù)據(jù)的遠(yuǎn)距離傳輸。在這種形勢下，LVDS串行接口技術(shù)通過降低供電電壓和邏輯電壓擺幅，有效地提高數(shù)據(jù)傳輸?shù)乃俾?，為?shù)字系統(tǒng)帶來了新的生機(jī)，突破了數(shù)據(jù)傳輸速率低的瓶頸。

LVDS串行接口技術(shù)被廣泛應(yīng)用于高速數(shù)字系統(tǒng)中。該技術(shù)主要應(yīng)用于兩個方面：圖像視頻數(shù)字傳輸相關(guān)領(lǐng)域和大容量高速數(shù)據(jù)傳輸相關(guān)領(lǐng)域。由于圖像視頻系統(tǒng)需要保持高實(shí)時性的特點(diǎn)，對數(shù)據(jù)的高速實(shí)時存儲有著較高的要求。LVDS串行接口技術(shù)能夠?qū)崿F(xiàn)高速、可靠的數(shù)據(jù)傳輸，保證了系統(tǒng)的高實(shí)時性。目前，LVDS接口電路已成為平板顯示系統(tǒng)信號傳輸?shù)氖走x，被廣泛應(yīng)用于數(shù)字視頻高速傳輸系統(tǒng)。另外，很多LVDS串行芯片專門有一組視頻數(shù)字信號的數(shù)據(jù)總線，例如MAXIM公司生產(chǎn)的MAX9217/MAX9218串化/解串芯片就專門有一組18位的RGB視頻數(shù)據(jù)并行總線，為視頻數(shù)據(jù)的傳輸提供了便利。其他一些系統(tǒng)中雖然不需要視頻成像，但也使用了LVDS技術(shù)。例如導(dǎo)航系統(tǒng)為了獲得較高的導(dǎo)航精度，對數(shù)據(jù)的更新速率有很高的要求。LVDS串行技術(shù)可實(shí)現(xiàn)幾百兆的傳輸速率，應(yīng)用起來簡單易行。在這樣的情況下，該串行接口技術(shù)深受設(shè)計(jì)者的喜愛。

2.2 LVDS應(yīng)用方法

LVDS傳輸實(shí)現(xiàn)方式主要有三種：專用LVDS接口芯片實(shí)現(xiàn)；LVDS解串/串化器實(shí)現(xiàn)；利用FPGA實(shí)現(xiàn)。

2.2.1 專用LVDS接口芯片實(shí)現(xiàn)

此方法中，LVDS差分發(fā)送器將TTL信號轉(zhuǎn)換為LVDS信號，通過互聯(lián)器傳輸?shù)絃VDS差分接收器，差分接收器再將LVDS信號轉(zhuǎn)換為TTL信號發(fā)送出去。市面上有許多LVDS接口芯片，例如：TI公司生產(chǎn)的SN65LVCP22/SN65LVCP23，SN65LVDS31/SN65LVS32；NI公司的DS90LV017A/DS90LV018A；MAXIM公司的MAX9123，MAX9122等芯片，均是專用的LVDS 接口芯片。不同的芯片具有不同的電平兼容性，SN65LVCP22/SN65LVCP23采用3.3 V電源供電，可以直接輸入LVDS、LVPECL與CML信號。MAX9213/MAX9122采用3.3 V供電電源，可以直接與LVTTL，LVCMOS信號連接。設(shè)計(jì)者可以根據(jù)系統(tǒng)的需要選擇不同的LVDS接口芯片。該方法大多應(yīng)用于圖像視頻系統(tǒng)中，芯片直接將TTL等信號轉(zhuǎn)換為LVDS信號，實(shí)現(xiàn)高速傳輸。該方法簡單易行，但靈活性較差。

2.2.2 LVDS解串/串化器實(shí)現(xiàn)

使用LVDS串化/解串器實(shí)現(xiàn)LVDS信號傳輸?shù)姆椒?，是近年來比較流行的實(shí)現(xiàn)方法。此方法通常把LVDS串化/解串器芯片與FPGA芯片配合使用。FPGA可直接將需要發(fā)送的并行數(shù)據(jù)發(fā)送給LVDS串化器，串化器將數(shù)據(jù)轉(zhuǎn)換為LVDS差分串行數(shù)據(jù)后，在FPGA的控制下將串行數(shù)據(jù)發(fā)送給對應(yīng)的LVDS解串器。解串器接收到串行數(shù)據(jù)后，將其轉(zhuǎn)換為并行的數(shù)據(jù)發(fā)送給電控系統(tǒng)微控制器。MAIXM公司生產(chǎn)的MAX9217/MAX9218芯片組就是一對LVDS解串器/串化器芯片組。MAX9217串行器具有27位并行輸入，其中18位為視頻RGB數(shù)據(jù)，其余9位為控制信號。MAX9217將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)并將其發(fā)送給解串器。MAX9218接收串行數(shù)據(jù)，將其轉(zhuǎn)換為相應(yīng)的并行數(shù)據(jù)。該芯片組最高串行傳輸速率可達(dá)700 Mb/s。該方法實(shí)現(xiàn)起來較為簡單靈活，但需要根據(jù)芯片的工作特性進(jìn)行數(shù)據(jù)傳送。

2.2.3 利用FPGA資源實(shí)現(xiàn)

隨著LVDS技術(shù)的廣泛應(yīng)用，許多FPGA芯片也進(jìn)行了改革，將LVDS列為支持的接口電氣標(biāo)準(zhǔn)中，為設(shè)計(jì)者提供了很大的方便。因此，可以使用FPGA實(shí)現(xiàn)LVDS信號傳輸。根據(jù)具體需求，利用FPGA用戶可制定性的特點(diǎn)，可以非常靈活的將LVDS接口功能集成到FPGA中，無需再使用LVDS芯片或串化/解串芯片。該方法提高了系統(tǒng)的集成度，減少了電路板的面積。其最大的特點(diǎn)就是設(shè)計(jì)靈活，設(shè)計(jì)者可以根據(jù)系統(tǒng)的具體要求靈活使用FPGA資源，但該方法只能依托于FPGA，若系統(tǒng)方案中沒有涉及到FPGA，便不能采用該方法。 在文獻(xiàn)[2]描述的高速并行數(shù)據(jù)傳輸系統(tǒng)中，通過利用FPGA資源設(shè)計(jì)完成了LVDS接口，從而降低了系統(tǒng)互聯(lián)的復(fù)雜度及系統(tǒng)實(shí)現(xiàn)的經(jīng)濟(jì)成本。

3 結(jié) 語

串行接口的發(fā)展速度遠(yuǎn)超過并行接口，主要在于串行接口設(shè)計(jì)簡單，適用于傳輸速率要求較高或遠(yuǎn)距離傳輸?shù)南到y(tǒng)中。

LVDS接口最大的優(yōu)勢就是傳輸速率快，它采用極低的電壓擺幅高速差動傳輸數(shù)據(jù)，并且具有抗干擾性強(qiáng)，低功耗等特點(diǎn)，在串行接口中更是占有舉足輕重的地位。在未來的發(fā)展中，LVDS接口將會追求更高的傳輸速度，更低壓差的差分信號以及更快的過渡時間。用降低信號的擺幅、縮短電壓過渡時間的方法得到更高速的數(shù)據(jù)傳輸。與此同時，在體積、質(zhì)量、功耗、抗干擾能力等方面也會有很大的提升。

參考文獻(xiàn)

[1] 付中梁，劉巖，黃從.一種航天器LVDS接口電路實(shí)時測試方法[J].航天器工程，2012，21（5）：130?134.

[2] 馮曉東，楊可.一種基于LVDS接口的高速并行數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].數(shù)字技術(shù)與應(yīng)用，2013（6）：64?65.

[3] 張小軍，廖風(fēng)強(qiáng)，王錄濤，等.多通道高速串行LVDS信號解串器設(shè)計(jì)[J].電子測量技術(shù)，2013，36（4）：63?67.

[4] 王棟，靳鴻，吳志玲，等.基于FPGA的遠(yuǎn)距離實(shí)時傳輸接口設(shè)計(jì)[J].電子設(shè)計(jì)工程，2013，21（3）：73?75.

[5] 司朝良.LVDS接口電路及設(shè)計(jì)[J].今日電子，2003（1）：17?18.

[6] ANSI. ANSI/TIA/EIA?644?A low?voltage differential signaling [S]. USA： ANSI， 2002.

[7] 陳瑩，高雙成.基于FPGA的LVDS接口應(yīng)用[J].電子科技，2012，25（1）：8?12.

[8] 馮妮，張會新.遙測數(shù)字視頻信號高速采集存儲系統(tǒng)的設(shè)計(jì)與應(yīng)用[J].計(jì)算機(jī)測量與控制，2013，21（1）：279?281.

[9] 張濤，舒林峰，鄭冬軍，等.一種用于平板顯示系統(tǒng)的LVDS接口驅(qū)動電路的設(shè)計(jì)[J].現(xiàn)代顯示，2008（86）：53?56.

[10] CHEN Ming?deng， SILVA?MARTINEZ Jose， NIX Michael， et al. Low?voltage low?power LVDS drivers [J]. IEEE Journal of Solid?State Circuits， 2005， 40（2）： 472?479.

[11] GABARA T， FISHER W， WERNER W， et al. LVDS I/O buffers with a controlled reference circuit [C]// Proceedings of 1997 Tenth Annual IEEE International ASIC Conference and Exhibit. Portland， OR： IEEE， 1997： 311?315.

[12] 侯宏錄，高偉平.500 fps圖像采集及實(shí)時顯示關(guān)鍵技術(shù)研究[J].光學(xué)儀器，2013，35（2）：52?57.

[13] 李宏，吳衡.機(jī)載LVDS數(shù)字視頻信號采集記錄技術(shù)研究[J].光電與控制，2011，18（5）：72?75.

[14] 宣棟，劉心惟.基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)[J].電子技術(shù)，2012，25（2）：54?56，85.

[15] 任偉，張彥軍，白先民.基于LVDS的高速數(shù)據(jù)傳輸裝置的設(shè)計(jì)[J].科學(xué)技術(shù)與工程，2012，12（29）：7759?7763.

2 LVDS技術(shù)應(yīng)用

2.1 LVDS應(yīng)用領(lǐng)域

現(xiàn)如今，航空航天、工業(yè)自動化、通信等領(lǐng)域?qū)ο到y(tǒng)的實(shí)時性、數(shù)據(jù)的高速實(shí)時存儲提出了更高的要求，在某些特殊的條件下，還需要實(shí)現(xiàn)數(shù)據(jù)的遠(yuǎn)距離傳輸。在這種形勢下，LVDS串行接口技術(shù)通過降低供電電壓和邏輯電壓擺幅，有效地提高數(shù)據(jù)傳輸?shù)乃俾?，為?shù)字系統(tǒng)帶來了新的生機(jī)，突破了數(shù)據(jù)傳輸速率低的瓶頸。

LVDS串行接口技術(shù)被廣泛應(yīng)用于高速數(shù)字系統(tǒng)中。該技術(shù)主要應(yīng)用于兩個方面：圖像視頻數(shù)字傳輸相關(guān)領(lǐng)域和大容量高速數(shù)據(jù)傳輸相關(guān)領(lǐng)域。由于圖像視頻系統(tǒng)需要保持高實(shí)時性的特點(diǎn)，對數(shù)據(jù)的高速實(shí)時存儲有著較高的要求。LVDS串行接口技術(shù)能夠?qū)崿F(xiàn)高速、可靠的數(shù)據(jù)傳輸，保證了系統(tǒng)的高實(shí)時性。目前，LVDS接口電路已成為平板顯示系統(tǒng)信號傳輸?shù)氖走x，被廣泛應(yīng)用于數(shù)字視頻高速傳輸系統(tǒng)。另外，很多LVDS串行芯片專門有一組視頻數(shù)字信號的數(shù)據(jù)總線，例如MAXIM公司生產(chǎn)的MAX9217/MAX9218串化/解串芯片就專門有一組18位的RGB視頻數(shù)據(jù)并行總線，為視頻數(shù)據(jù)的傳輸提供了便利。其他一些系統(tǒng)中雖然不需要視頻成像，但也使用了LVDS技術(shù)。例如導(dǎo)航系統(tǒng)為了獲得較高的導(dǎo)航精度，對數(shù)據(jù)的更新速率有很高的要求。LVDS串行技術(shù)可實(shí)現(xiàn)幾百兆的傳輸速率，應(yīng)用起來簡單易行。在這樣的情況下，該串行接口技術(shù)深受設(shè)計(jì)者的喜愛。

2.2 LVDS應(yīng)用方法

LVDS傳輸實(shí)現(xiàn)方式主要有三種：專用LVDS接口芯片實(shí)現(xiàn)；LVDS解串/串化器實(shí)現(xiàn)；利用FPGA實(shí)現(xiàn)。

2.2.1 專用LVDS接口芯片實(shí)現(xiàn)

此方法中，LVDS差分發(fā)送器將TTL信號轉(zhuǎn)換為LVDS信號，通過互聯(lián)器傳輸?shù)絃VDS差分接收器，差分接收器再將LVDS信號轉(zhuǎn)換為TTL信號發(fā)送出去。市面上有許多LVDS接口芯片，例如：TI公司生產(chǎn)的SN65LVCP22/SN65LVCP23，SN65LVDS31/SN65LVS32；NI公司的DS90LV017A/DS90LV018A；MAXIM公司的MAX9123，MAX9122等芯片，均是專用的LVDS 接口芯片。不同的芯片具有不同的電平兼容性，SN65LVCP22/SN65LVCP23采用3.3 V電源供電，可以直接輸入LVDS、LVPECL與CML信號。MAX9213/MAX9122采用3.3 V供電電源，可以直接與LVTTL，LVCMOS信號連接。設(shè)計(jì)者可以根據(jù)系統(tǒng)的需要選擇不同的LVDS接口芯片。該方法大多應(yīng)用于圖像視頻系統(tǒng)中，芯片直接將TTL等信號轉(zhuǎn)換為LVDS信號，實(shí)現(xiàn)高速傳輸。該方法簡單易行，但靈活性較差。

2.2.2 LVDS解串/串化器實(shí)現(xiàn)

使用LVDS串化/解串器實(shí)現(xiàn)LVDS信號傳輸?shù)姆椒ǎ墙陙肀容^流行的實(shí)現(xiàn)方法。此方法通常把LVDS串化/解串器芯片與FPGA芯片配合使用。FPGA可直接將需要發(fā)送的并行數(shù)據(jù)發(fā)送給LVDS串化器，串化器將數(shù)據(jù)轉(zhuǎn)換為LVDS差分串行數(shù)據(jù)后，在FPGA的控制下將串行數(shù)據(jù)發(fā)送給對應(yīng)的LVDS解串器。解串器接收到串行數(shù)據(jù)后，將其轉(zhuǎn)換為并行的數(shù)據(jù)發(fā)送給電控系統(tǒng)微控制器。MAIXM公司生產(chǎn)的MAX9217/MAX9218芯片組就是一對LVDS解串器/串化器芯片組。MAX9217串行器具有27位并行輸入，其中18位為視頻RGB數(shù)據(jù)，其余9位為控制信號。MAX9217將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)并將其發(fā)送給解串器。MAX9218接收串行數(shù)據(jù)，將其轉(zhuǎn)換為相應(yīng)的并行數(shù)據(jù)。該芯片組最高串行傳輸速率可達(dá)700 Mb/s。該方法實(shí)現(xiàn)起來較為簡單靈活，但需要根據(jù)芯片的工作特性進(jìn)行數(shù)據(jù)傳送。

2.2.3 利用FPGA資源實(shí)現(xiàn)

隨著LVDS技術(shù)的廣泛應(yīng)用，許多FPGA芯片也進(jìn)行了改革，將LVDS列為支持的接口電氣標(biāo)準(zhǔn)中，為設(shè)計(jì)者提供了很大的方便。因此，可以使用FPGA實(shí)現(xiàn)LVDS信號傳輸。根據(jù)具體需求，利用FPGA用戶可制定性的特點(diǎn)，可以非常靈活的將LVDS接口功能集成到FPGA中，無需再使用LVDS芯片或串化/解串芯片。該方法提高了系統(tǒng)的集成度，減少了電路板的面積。其最大的特點(diǎn)就是設(shè)計(jì)靈活，設(shè)計(jì)者可以根據(jù)系統(tǒng)的具體要求靈活使用FPGA資源，但該方法只能依托于FPGA，若系統(tǒng)方案中沒有涉及到FPGA，便不能采用該方法。 在文獻(xiàn)[2]描述的高速并行數(shù)據(jù)傳輸系統(tǒng)中，通過利用FPGA資源設(shè)計(jì)完成了LVDS接口，從而降低了系統(tǒng)互聯(lián)的復(fù)雜度及系統(tǒng)實(shí)現(xiàn)的經(jīng)濟(jì)成本。

3 結(jié) 語

串行接口的發(fā)展速度遠(yuǎn)超過并行接口，主要在于串行接口設(shè)計(jì)簡單，適用于傳輸速率要求較高或遠(yuǎn)距離傳輸?shù)南到y(tǒng)中。

LVDS接口最大的優(yōu)勢就是傳輸速率快，它采用極低的電壓擺幅高速差動傳輸數(shù)據(jù)，并且具有抗干擾性強(qiáng)，低功耗等特點(diǎn)，在串行接口中更是占有舉足輕重的地位。在未來的發(fā)展中，LVDS接口將會追求更高的傳輸速度，更低壓差的差分信號以及更快的過渡時間。用降低信號的擺幅、縮短電壓過渡時間的方法得到更高速的數(shù)據(jù)傳輸。與此同時，在體積、質(zhì)量、功耗、抗干擾能力等方面也會有很大的提升。

參考文獻(xiàn)

[1] 付中梁，劉巖，黃從.一種航天器LVDS接口電路實(shí)時測試方法[J].航天器工程，2012，21（5）：130?134.

[2] 馮曉東，楊可.一種基于LVDS接口的高速并行數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].數(shù)字技術(shù)與應(yīng)用，2013（6）：64?65.

[3] 張小軍，廖風(fēng)強(qiáng)，王錄濤，等.多通道高速串行LVDS信號解串器設(shè)計(jì)[J].電子測量技術(shù)，2013，36（4）：63?67.

[4] 王棟，靳鴻，吳志玲，等.基于FPGA的遠(yuǎn)距離實(shí)時傳輸接口設(shè)計(jì)[J].電子設(shè)計(jì)工程，2013，21（3）：73?75.

[5] 司朝良.LVDS接口電路及設(shè)計(jì)[J].今日電子，2003（1）：17?18.

[6] ANSI. ANSI/TIA/EIA?644?A low?voltage differential signaling [S]. USA： ANSI， 2002.

[7] 陳瑩，高雙成.基于FPGA的LVDS接口應(yīng)用[J].電子科技，2012，25（1）：8?12.

[8] 馮妮，張會新.遙測數(shù)字視頻信號高速采集存儲系統(tǒng)的設(shè)計(jì)與應(yīng)用[J].計(jì)算機(jī)測量與控制，2013，21（1）：279?281.

[9] 張濤，舒林峰，鄭冬軍，等.一種用于平板顯示系統(tǒng)的LVDS接口驅(qū)動電路的設(shè)計(jì)[J].現(xiàn)代顯示，2008（86）：53?56.

[10] CHEN Ming?deng， SILVA?MARTINEZ Jose， NIX Michael， et al. Low?voltage low?power LVDS drivers [J]. IEEE Journal of Solid?State Circuits， 2005， 40（2）： 472?479.

[11] GABARA T， FISHER W， WERNER W， et al. LVDS I/O buffers with a controlled reference circuit [C]// Proceedings of 1997 Tenth Annual IEEE International ASIC Conference and Exhibit. Portland， OR： IEEE， 1997： 311?315.

[12] 侯宏錄，高偉平.500 fps圖像采集及實(shí)時顯示關(guān)鍵技術(shù)研究[J].光學(xué)儀器，2013，35（2）：52?57.

[13] 李宏，吳衡.機(jī)載LVDS數(shù)字視頻信號采集記錄技術(shù)研究[J].光電與控制，2011，18（5）：72?75.

[14] 宣棟，劉心惟.基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)[J].電子技術(shù)，2012，25（2）：54?56，85.

[15] 任偉，張彥軍，白先民.基于LVDS的高速數(shù)據(jù)傳輸裝置的設(shè)計(jì)[J].科學(xué)技術(shù)與工程，2012，12（29）：7759?7763.