呂 浩，梁爭(zhēng)爭(zhēng)，李翠娟

（中航工業(yè)西安航空計(jì)算技術(shù)研究所，西安710068）

某彈載計(jì)算機(jī)CPU模塊的設(shè)計(jì)與實(shí)現(xiàn)?

呂 浩，梁爭(zhēng)爭(zhēng)，李翠娟

（中航工業(yè)西安航空計(jì)算技術(shù)研究所，西安710068）

彈載計(jì)算機(jī)作為精確制導(dǎo)武器的核心單元，是實(shí)現(xiàn)武器系統(tǒng)精確制導(dǎo)的關(guān)鍵部件。隨著武器裝備發(fā)展水平的提高，彈載制導(dǎo)計(jì)算機(jī)要求更高的數(shù)據(jù)采集與處理速度、更高的實(shí)時(shí)性與可靠性。從功能上講導(dǎo)引頭彈載計(jì)算機(jī)要完成數(shù)據(jù)的采集、處理與運(yùn)算，并提供通信接口。為保證武器的制導(dǎo)精度，彈載計(jì)算機(jī)必須具備較高的數(shù)據(jù)采集與運(yùn)算速度，并完成實(shí)時(shí)處理?，F(xiàn)從設(shè)計(jì)者的角度提供了一種應(yīng)用高性能DSP主機(jī)接口的彈載計(jì)算機(jī)設(shè)計(jì)方法。

TMS320C6455處理器；現(xiàn)場(chǎng)可編程門陣列；SPI接口；HPI接口

1 引 言

精確制導(dǎo)武器的研制對(duì)于提升我國(guó)常規(guī)武器的空中打擊能力起著尤為重要的作用。彈載計(jì)算機(jī)作為其重要組成部分，具有體積小，成本低，速度快，層疊結(jié)構(gòu)等顯著特點(diǎn)，并且單個(gè)模塊融合多種接口。導(dǎo)引頭彈載計(jì)算機(jī)是導(dǎo)彈的核心部件，其處理的數(shù)據(jù)量大，運(yùn)算復(fù)雜，實(shí)時(shí)性強(qiáng)，對(duì)CPU模塊的設(shè)計(jì)要求較高。隨著可編程超大規(guī)模集成電路技術(shù)和微處理器技術(shù)的提升，更多的處理工作由可編程器件來(lái)直接完成，并配以高性能CPU完成后處理，逐漸取代了以往雙CPU以軟件分工的設(shè)計(jì)。

2 系統(tǒng)描述

某彈載計(jì)算機(jī)安裝在導(dǎo)彈電子儀器艙內(nèi)，用于導(dǎo)彈的信息采集、處理、信號(hào)輸出與目標(biāo)檢測(cè)等功能。某彈載計(jì)算機(jī)由兩個(gè)部分構(gòu)成：CPU模塊和IO處理模塊。IO處理模塊主要負(fù)責(zé)模擬量、離散量的輸入＼輸出轉(zhuǎn)換；CPU模塊主要負(fù)責(zé)系統(tǒng)管理、轉(zhuǎn)換后數(shù)字量的傳遞處理、數(shù)值運(yùn)算與其他數(shù)字接口。系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

3 設(shè)計(jì)與實(shí)現(xiàn)

某型彈載計(jì)算機(jī)CPU模塊主要采用DSPTMS320C6455和FPGA XC2V2000來(lái)設(shè)計(jì)實(shí)現(xiàn)，對(duì)各接口信號(hào)進(jìn)行采集處理和運(yùn)算。

圖1 某彈載計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)

24通道A／D，數(shù)據(jù)轉(zhuǎn)換后通過兩路SPI接口進(jìn)入CPU模塊處理，CPU模塊在不用處理器干預(yù)的情況下以基頻信號(hào)為基準(zhǔn)，以DMA方式寫入DSP固定內(nèi)存，周期性存儲(chǔ)和更新數(shù)據(jù)，并通知CPU及時(shí)處理，周期性工作均由FPGA邏輯完成；1路D／A，也通過SPI接口與CPU模塊相聯(lián)，F(xiàn)PGA可按照CPU預(yù)先寫入的數(shù)據(jù)周期性發(fā)送輸出。

另外CPU模塊還具有的接口包括：16路離散量輸出、4路離散量輸入、4路調(diào)試LVDS信號(hào)輸出、雙口存儲(chǔ)器可與飛控計(jì)算機(jī)通信以及RS232調(diào)試接口可用于地面調(diào)試。

HPI主機(jī)控制器以DMA方式訪問DSP內(nèi)存，采用雙緩沖操作以防止讀寫沖突；其余功能模塊均通過EMIFA并行總線與DSP通信，DA輸出在FPGA內(nèi)部同樣采用雙緩沖操作。

根據(jù)某彈載計(jì)算機(jī)功能要求，CPU模塊主要包含以下功能模塊：

1）DSP及其外部電路；

2）SPI接口邏輯；

3）HPI接口邏輯；

4）數(shù)字離散量接口；

5）RS232串行接口與LVDS接口；

6）雙口存儲(chǔ)器；

7）電源轉(zhuǎn)換電路。

某彈載計(jì)算機(jī)的CPU模塊結(jié)構(gòu)圖如圖2所示。

圖2 CPU模塊結(jié)構(gòu)框圖

3.1 DSP及其外圍電路

某彈載計(jì)算機(jī)CPU模塊選用的DSP是TI公司的TMS320C6455，該芯片是32位定點(diǎn)數(shù)字信號(hào)處理器，主頻可達(dá)1GHz，該DSP內(nèi)部集成2MB的RAM和32KB的ROM，并集成了64位EMIFA總線等豐富的外圍接口資源，能夠大大簡(jiǎn)化系統(tǒng)電路設(shè)計(jì)。

設(shè)計(jì)中給DSP以40MHz的外部時(shí)鐘，經(jīng)倍頻后DSP工作主頻800MHz，EMIFA總線頻率100MHz； DSP外接FLASH芯片SM29LV320，并配置BOOT自舉模式為FLASH啟動(dòng)。DSP和FPGA的統(tǒng)一上電＼手動(dòng)復(fù)位信號(hào)均來(lái)自MAX706提供的200ms低脈沖復(fù)位信號(hào)。

DSP外的存儲(chǔ)器包括FLASH存儲(chǔ)器和DPRAM，分別設(shè)置在TMS320C6455的CE2和CE3空間。由于其內(nèi)部RAM有2MB，所以沒有外擴(kuò)RAM。C6455與XC2V2000連接的EMIF接口，接在CE4空間。存儲(chǔ)器電路設(shè)計(jì)充分利用了芯片內(nèi)部集成的資源，在保證性能的前提下，簡(jiǎn)化了DSP外部電路設(shè)計(jì)，降低了器件成本。

3.2 SPI接口模塊

CPU模塊的SPI接口、HPI主機(jī)控制器等諸多功能均由FPGA內(nèi)部實(shí)現(xiàn)，F(xiàn)PGA采用XC2V2000，其具有200萬(wàn)門規(guī)模，1Mbit的RAM資源，I／O管腳支持LVDS信號(hào)傳輸。

SPI接口實(shí)現(xiàn)了串并／并串轉(zhuǎn)換，用于AD／DA芯片的通信連接。其設(shè)計(jì)要點(diǎn)為在接口同步時(shí)鐘的節(jié)拍下，數(shù)據(jù)移入移位寄存器或由移位寄存器移出，每幀數(shù)據(jù)為16bit，輸入的后級(jí)和輸出的前級(jí)需有鎖存寄存器。圖3為SPI接口邏輯的結(jié)構(gòu)框圖。

圖3 SPI接口模塊結(jié)構(gòu)框圖

設(shè)計(jì)中，在上電后對(duì)AD73360芯片初始化啟動(dòng)時(shí)，DSP通過EMIFA總線和SPI接口邏輯輸出符合芯片手冊(cè)要求的初始化命令序列，AD芯片啟動(dòng)工作后，則變?yōu)閿?shù)據(jù)通過SPI接口邏輯輸入給主機(jī)控制器，主機(jī)控制器通過HPI接口寫入DSP內(nèi)存；DA7714芯片的初始化操作和AD芯片相同，啟動(dòng)后的操作則是DSP通過EMIFA總線將數(shù)據(jù)寫入雙緩沖區(qū)，而后數(shù)據(jù)以基頻信號(hào)為周期通過SPI接口邏輯單向輸出給DA芯片。

3.3 HPI接口模塊

TMS320C6455自帶的32位HPI主機(jī)接口可使主機(jī)CPU與其連接，以DMA方式訪問DSP的內(nèi)存，實(shí)現(xiàn)通信交互。HPI接口信號(hào)由地址選通信號(hào)、讀寫使能信號(hào)、片選信號(hào)、數(shù)據(jù)使能信號(hào)、32位數(shù)據(jù)信號(hào)、完成信號(hào)和中斷信號(hào)組成。寄存器包括地址寄存器、控制寄存器和數(shù)據(jù)寄存器。HPI接口操作則是利用控制信號(hào)對(duì)寄存器的操作序列。HPI接口內(nèi)部帶有數(shù)據(jù)FIFO，可以地址遞增方式聯(lián)系讀寫數(shù)據(jù)，數(shù)據(jù)傳輸速率最高可達(dá)160MB／s，可滿足設(shè)計(jì)中24路16位 AD的要求，并能免除DSP干預(yù)，提高系統(tǒng)性能。

在FPGA內(nèi)部實(shí)現(xiàn)HOST主機(jī)控制器，用來(lái)接收兩路SPI接口傳輸進(jìn)來(lái)的AD數(shù)據(jù)，分別打入兩個(gè)16*16bit的FIFO，當(dāng)某個(gè)FIFO接收達(dá)到閾值時(shí)，將數(shù)據(jù)按照HPI寫狀態(tài)時(shí)序?qū)懭隓SP的內(nèi)存區(qū)。HOST主機(jī)與DSP的信號(hào)連接如圖4所示。

圖4 HOST信號(hào)連接示意圖

HOST主機(jī)操作用狀態(tài)機(jī)來(lái)實(shí)現(xiàn)，其基本流程如圖5所示。系統(tǒng)啟動(dòng)后，先進(jìn)行HPI接口的初始化配置，寫控制寄存器（HPIC＿W），如果主機(jī)、SPI接口被使能，并且兩緩沖區(qū)可用，則進(jìn)入寫地址寄存器狀態(tài)（HPIA＿W）；根據(jù)DSP置位的緩沖區(qū)使能寄存器將當(dāng)前可用緩沖區(qū)地址寫入地址寄存器，當(dāng)有某個(gè)FIFO接收數(shù)據(jù)達(dá)到閾值時(shí)，則進(jìn)入寫數(shù)據(jù)寄存器狀態(tài)（HPID＿W）；判斷當(dāng)前是哪路SPI輸入的AD數(shù)據(jù)，在當(dāng)前有效16位數(shù)據(jù)前加上SPI通道標(biāo)識(shí)，將32位數(shù)據(jù)寫入數(shù)據(jù)寄存器。在當(dāng)前狀態(tài)的最后要判斷當(dāng)前緩沖區(qū)是否將寫滿，如果是則寫入結(jié)束標(biāo)識(shí)符并更新當(dāng)前可用緩沖區(qū)地址，中斷通知DSP，同時(shí)將當(dāng)前緩沖區(qū)狀態(tài)寫入主機(jī)狀態(tài)寄存器供DSP讀取，循環(huán)進(jìn)入寫地址寄存器狀態(tài)（HPIA＿W），如果沒有寫滿則循環(huán)進(jìn)入HPID＿W狀態(tài)，繼續(xù)等待寫入AD數(shù)據(jù)。

圖5 HOST主機(jī)基本狀態(tài)示意圖

狀態(tài)機(jī)中每一個(gè)狀態(tài)分別由一系列符合手冊(cè)時(shí)序要求的分狀態(tài)序列組成。

3.4 電源轉(zhuǎn)換電路

采用兩級(jí)電源轉(zhuǎn)換，由電源TPH05000將5V輸入電源轉(zhuǎn)換為3.3V供給TMS320C6455 I／O電壓和XC2V2000 I／O電壓，同時(shí)輸入給第二級(jí)的三路可調(diào)電源TPS74401。三路TPS74401配以不同的調(diào)節(jié)電阻分別提供1.25V給DSP的內(nèi)核電壓、1.8V給DSP的PLL I／O電壓以及1.5V給FPGA的內(nèi)核電壓。開關(guān)電源TPH05000最大可提供6A輸出電流，線性可調(diào)電源TPS74401最大可供3A輸出電流，滿足設(shè)計(jì)功耗要求。圖6為CPU模塊供電示意圖。

3.5 RS232串行接口與其它功能模塊

CPU模塊上還包括有RS232調(diào)試接口、開關(guān)量輸入輸出接口、DPRAM接口和LVDS信號(hào)輸出接口。DPRAM由在XC2V2000內(nèi)部的1K*8bit的雙口存儲(chǔ)器來(lái)實(shí)現(xiàn)。

RS232調(diào)試口由C6455的McBSP接口通過軟件編程來(lái)實(shí)現(xiàn)，后級(jí)由MAX3232實(shí)現(xiàn)電平轉(zhuǎn)換，波特率選擇115200bps。

開關(guān)量輸入由FPGA內(nèi)部的可讀寄存器來(lái)實(shí)現(xiàn)，開關(guān)量輸出由FPGA內(nèi)部的只寫寄存器來(lái)實(shí)現(xiàn)，寄存器操作由DSP通過EMIFA總線控制，寄存器分配在DSP的CE4空間中。

圖6 CPU模塊供電示意圖

AD73360的SPI接口輸出（幀同步信號(hào)、串行輸出、同步時(shí)鐘）經(jīng)驅(qū)動(dòng)進(jìn)入FPGA后轉(zhuǎn)換為L(zhǎng)VDS信號(hào)輸出，用于彈載計(jì)算機(jī)的調(diào)試監(jiān)測(cè)。三路LVDS信號(hào)由FPGA的LVDS兼容管腳和功能模塊實(shí)現(xiàn)。

4 結(jié)束語(yǔ)

TMS320C6455是一種高速定點(diǎn)DSP，它以其強(qiáng)大的運(yùn)算和控制功能以及方便、靈活等特點(diǎn)在通信、信號(hào)處理、消費(fèi)類電子產(chǎn)品等領(lǐng)域得到了廣泛應(yīng)用。在國(guó)防領(lǐng)域，隨著各類機(jī)載精確制導(dǎo)武器的不斷發(fā)展，系統(tǒng)單位對(duì)彈載計(jì)算機(jī)在運(yùn)算能力、數(shù)據(jù)處理能力、實(shí)時(shí)性等方面提出了越來(lái)越高的要求。這就要求更多地應(yīng)用高速接口和硬件分擔(dān)更多的任務(wù)以減少CPU干預(yù)。設(shè)計(jì)采用了HPI接口連接高速定點(diǎn)DSP和FPGA，不僅能夠完成彈載計(jì)算機(jī)的數(shù)據(jù)采集、處理與控制任務(wù)，而且減少了CPU干預(yù)，提高了效率，在系統(tǒng)應(yīng)用中取得了很好的效果。對(duì)于高速定點(diǎn)DSP在彈載計(jì)算機(jī)設(shè)計(jì)中的推廣使用具有一定的實(shí)用參考價(jià)值。

［1］黃克武，吳海洲.基于TMS320C6455的高速SRIO接口設(shè)計(jì)［J］.電子測(cè)量技術(shù)，2008，31（9）：143－144.HUANG Ke wu，WU Hai zhou.Design of high－speed SRIO interface based on TMS320C6455［J］.ELECTRONIC MEASUREMENT TECHNOLOGY，2008，31（9）：143－144.

［2］Texas Instruments.SPRU969B，2007，TMS320C645X DSP HOST PORT INTERFACE USER’S GUIDE［S］.USA：TI，2007.

［3］Texas Instruments.SPRS276M，2005，TMS320C6455 FIXED－POINT DIGITAL SIGNAL PROCESSOR［S］.USA：TI，2007.

Design and Im plementation of a Missile－borne Com puter CPU Module

LV Hao，LIANG Zheng－zheng，LICui－juan
（Xi’an Aeronautics Computing Technique Research Institute，AVIC，Xi’an 710068，China）

Themissile－borne computer，as the core unit of the precision－guided weapons，is the key component of the precision－guided weapon system.With the improvement of the level of weapons development，the missile－borne guidance computer requires high speed of data acquisition and processing and a higher level of real－time and reliability.From a functional perspective，missile－borne computer needs to complete the data acquisition，processing and computing，and provide the communication interface.In order to ensure the accuracy of the weapons guidance，itmust have high speed of data acquisition and operation，and complete real－time processing.This article describes a missile－borne computer design method with the application of high－performance DSP host interface from the designer＇s point of view.

TMS320C6455；FPGA；SPI；HPI

10.3969／j.issn.1002－2279.2014.06.021

TP302.1

：A

：1002－2279（2014）06－0074－04

航空科學(xué)基金項(xiàng)目資助（20100231）

呂浩（1984－），男，河南新鄭人，工程師，碩士研究生，主研方向：嵌入式計(jì)算。

2013－12－23