陳安林，劉 繼，林騰達

（同濟大學(xué)鐵道與城市軌道交通研究院，上海201804）

基于FPGA的列車信號采集系統(tǒng)設(shè)計與研究

陳安林，劉 繼，林騰達

（同濟大學(xué)鐵道與城市軌道交通研究院，上海201804）

列車工況信號對列車故障檢測與分析有重要意義。以CycloneⅢ系列FPGA、AD9220、SRAM作為主要器件，利用MAX038輸出信號以模擬列車工況信號，再對信號進行采集、存儲進行系統(tǒng)設(shè)計與分析。為保證系統(tǒng)的穩(wěn)定性和可靠性，制作了PCB板對系統(tǒng)進行測試。

信號采集；AD9220；靜態(tài)數(shù)據(jù)存儲器；現(xiàn)場可編程門陣列

1 引 言

鐵道車輛的大幅提速給人們生活帶來了極大方便，而列車安全問題也越來越引起人們的關(guān)注，因此列車故障檢測與分析的重要性就突顯出來。高鐵在運行過程中，輪對等轉(zhuǎn)向架部件磨損十分劇烈，并且部件的微小偏差也可能引起重大事故。在實際故障檢測與分析中，以列車振動、噪聲等信號作為依據(jù)?，F(xiàn)有一種構(gòu)想：先在軌道上布置多個傳感器，當列車通過時采集軌道的振動信號，再通過AD轉(zhuǎn)換器將各端電信號轉(zhuǎn)換為數(shù)字信號，傳輸?shù)紽PGA和SRAM中，然后將各端信號通過光纖傳輸?shù)娇偺幚矶耍偺幚矶送ㄟ^USB將信號傳給上位機，最后在上位機上進行信號分析處理。這些信號數(shù)據(jù)量大、輸出頻率高。

為了解決這一問題，現(xiàn)專門針對前段數(shù)據(jù)的采集與存儲，設(shè)計了一種高速數(shù)據(jù)采集與存儲系統(tǒng)，它的數(shù)據(jù)采集功能完全由硬件完成。

2 系統(tǒng)硬件設(shè)計

系統(tǒng)設(shè)計方案如圖1所示，首先采用高速AD（模數(shù)轉(zhuǎn)換）芯片采集數(shù)據(jù)，每采一個數(shù)據(jù)便通過FPGA將數(shù)據(jù)存入到SRAM芯片當中，這樣能高速采集一長段連續(xù)數(shù)據(jù)；當需要讀取時，再通過FPGA將數(shù)據(jù)從SRAM當中讀出。主要針對前端數(shù)據(jù)采集與存儲部分，故后端處理不做分析。

圖1 系統(tǒng)信號采集與傳輸流程圖

2.1 FPGA

主控芯片F(xiàn)PGA采用Altera公司的Cyclone III系列芯片EP3C25Q240C8。該芯片具有LE 24624個，M9K存儲器模塊66個，存儲器總數(shù)量0.6Mbits，乘法器66個，PLL 4個，全局時鐘20個，最大用戶I／O引腳數(shù)量215個。

2.2 A／D

模數(shù)轉(zhuǎn)換芯片采用Anolog Devices公司的AD9220芯片，此芯片驅(qū)動電壓為＋5V，最高采樣速率為10Ms／s，采樣精度為12bit，廣泛應(yīng)用于通信設(shè)備。AD9220電路的速率取決于輸入時鐘的頻率，本實驗利用FPGA控制AD的時序。其結(jié)構(gòu)原理圖如圖2所示。

圖2 AD9220結(jié)構(gòu)原理圖

2.3 SRAM

這里采用緩存設(shè)備對連續(xù)采集數(shù)據(jù)進行緩存處理，因此這里采用ISSI公司的IS61NLP102418芯片，該芯片最高存貯時鐘頻率可達200MHz，容量為1M×18bit。其具體操作的真值表如表1所示。

表1 IS61NLP102418真值表

圖3 Vpp為1V，頻率為50KHz的正弦波輸入信號

3 實驗調(diào)試

3.1 AD實驗

AD數(shù)據(jù)采集模塊實驗中，采用MAXIM公司的MAX038來產(chǎn)生需要的測試信號。利用該芯片產(chǎn)生Vpp為1V，頻率為50KHz的正弦波如圖3所示。根據(jù)Nyquist采樣定理，F(xiàn)s.max≥2Fmax，則采樣之后的數(shù)字信號完整保留了原始信號中的信息。AD9220的外圍電路連接如圖4所示。

利用FPGA開發(fā)軟件Quartus II內(nèi)置的邏輯分析儀SignalTap II采集FPGA中與AD輸出管腳相連的12個I／O口的BIT1～BIT12數(shù)據(jù)，并導(dǎo)入Excel中描述圖形，如圖5所示。

圖4 AD9220外圍電路圖

圖5 采集信號波形圖

3.2 SRAM實驗

SRAM數(shù)據(jù)緩存模塊實驗中，利用FPGA對SRAM寫入0～255這256個數(shù)，并在寫完后從SRAM中讀取數(shù)據(jù)，若數(shù)據(jù)相同則表示SRAM設(shè)計正確，當we_n為0時表示寫SRAM。we_n為1時表示讀SRAM，控制流程如圖6所示，實驗數(shù)據(jù)如圖7和圖8所示，表明SRAM電路正常工作。

圖6 SRAM控制流程圖

圖7 SRAM寫數(shù)據(jù)

圖8 SRAM數(shù)據(jù)讀取

4 結(jié)束語

以FPGA、AD9220、SRAM等器件為基礎(chǔ)，設(shè)計和研究了高速數(shù)據(jù)采集與存儲硬件電路，并制作PCB板進行測試。驗證了系統(tǒng)數(shù)據(jù)采集與存儲的正確性與穩(wěn)定性。本文中所使用信號是利用MAX038芯片產(chǎn)生的正弦波，用它來模擬列車運行信號，符合實際需求。

［1］劉靜.某雷達術(shù)A／D轉(zhuǎn)換器AD9220及其應(yīng)用［J］.火控雷達技術(shù).2003，32（3）：26-28，50.

［2］周昊，柳剛，陳四海，等.用于檢測紅外焦平面陣列探測器信號的高速數(shù)據(jù)采集系統(tǒng)［J］.紅外技術(shù)，2005，27（2）：171-174.

［3］楊全玖，張大偉，呂宗芳，等.以AD9220為核心的高速模數(shù)轉(zhuǎn)換電路在核探測中的應(yīng)用［J］.微計算機信息，2006，22（29）：92-93，98.

［4］Altera Corporation.CycloneⅢDevice Handbook［J］.2012（2）：1-34.

［5］Integrated Sillion Solution.IS61NLP25672／IS61NVP 25672IS61NLP51236／IS61NVP51236IS61NLP102418／IS61NVP102418［J］.2006，（1）：1-34.

［6］Analog Devices.AD9221／AD9223／AD9220［J］.2003（5）：1-32.

Design of Train Data Collection System Based on FPGA

CHEN An-lin，LIU Ji，LIN Teng-da（Institute of Railway＆Urban Rail Transit，Tongji University，Shanghai201804，China）

The signal of the train working condition is very important for the fault detection and analysis of the trains.This article simulates signals of train working condition and designs a circuitmainly composed of field programmable gate array chip，AD9220 and static RAM，which enables high-speed data collection and data storage.A PCB is designed to protect the stability of the system.

Data collection；AD9220；SRAM；FPGA

10.3969／j.issn.1002-2279.2014.03.020

TP3

：A

：1002-2279（2014）03-0070-02

陳安林（1989-），男，安徽安慶人，碩士研究生在讀，主研方向：工業(yè)自動化控制。

2013-11-04