王紅飛 陳 蓓

（廣州興森快捷電路科技有限公司，廣東 廣州 510063）

1 前言

現(xiàn)代高速數(shù)字電路設(shè)計(jì)中，過孔對(duì)PCB信號(hào)完整性的影響不容忽視[1][2]。在高速設(shè)計(jì)中往往要采用多層PCB，而在多層板中，信號(hào)從某層互連線傳輸?shù)搅硪粚踊ミB線就需要通過過孔來實(shí)現(xiàn)連接，在頻率低于1 GHz時(shí)，過孔能起到一個(gè)很好的連接作用，其寄生電容、電感可以忽略。當(dāng)頻率高于1 GHz后，過孔的寄生效應(yīng)對(duì)信號(hào)完整性的影響就不能忽略，此時(shí)過孔在傳輸路徑上表現(xiàn)為阻抗不連續(xù)的斷點(diǎn)，會(huì)產(chǎn)生信號(hào)的反射、延時(shí)、衰減等信號(hào)完整性問題[3]。當(dāng)信號(hào)通過過孔傳輸至另外一層時(shí)，信號(hào)線的參考層同時(shí)也作為過孔信號(hào)的返回路徑，并且返回電流會(huì)通過電容耦合在參考層間流動(dòng)，并引起地彈等問題[4][5]。

目前，有關(guān)過孔研究基本是采用仿真軟件來模擬過孔參數(shù)對(duì)過孔阻抗及S參數(shù)的影響[6]-[8]。這些仿真結(jié)果只能幫助設(shè)計(jì)者了解相關(guān)參數(shù)對(duì)過孔阻抗及信號(hào)完整性的影響趨勢(shì)，但不能準(zhǔn)確給出過孔參數(shù)的影響程度，難以指導(dǎo)實(shí)際工程設(shè)計(jì)。本研究通過采用網(wǎng)絡(luò)分析儀測(cè)試TDR曲線方法研究了單端過孔阻抗，分析了過孔孔徑、過孔長度、焊盤/反（阻）焊盤尺寸對(duì)過孔阻抗的影響；通過為過孔信號(hào)提供返回路徑的方法，研究了接地孔對(duì)過孔阻抗、損耗的影響，還探討了多余短柱對(duì)過孔阻抗及損耗的影響。

2 試驗(yàn)方法

2.1 主要材料與儀器

材料：不同厚度FR4覆銅板，銅厚34.3 mm/34.3 mm；各規(guī)格半固化片（106、1080、2116和3313）。

儀器：矢量網(wǎng)絡(luò)分析儀（VNA），頻寬為20 GHz。

2.2 方法

試驗(yàn)制作了不同層數(shù)測(cè)試板，信號(hào)過孔孔徑設(shè)計(jì)值為0.20 mm ～ 0.50 mm，過孔長度設(shè)計(jì)為0.5 mm～ 2.0 mm，設(shè)計(jì)了不同尺寸焊盤、反焊盤。為研究多余短柱對(duì)過孔阻抗、損耗的影響，試驗(yàn)通過背鉆技術(shù)，控制背鉆深度獲得了不同短柱長度單端過孔，過孔長度為0.20 mm ～ 0.80 mm。

試板制作流程：開料→烘板→內(nèi)層干膜→內(nèi)層蝕刻→內(nèi)AOI→棕化→層壓→鉆孔→去鉆污→沉銅→外層電鍍→鍍錫→背鉆→外層蝕刻→外層干膜→圖形電鍍→外層蝕刻→外AOI→阻焊→沉金→銑板……

試板制作完成后采用矢量網(wǎng)絡(luò)分析儀測(cè)試含過孔單端線的TDR曲線和S參數(shù)，通過過孔處TDR曲線變化情況獲得過孔阻抗值，并通過S參數(shù)分析過孔損耗。

3 結(jié)果與討論

3.1 過孔參數(shù)對(duì)阻抗連續(xù)性的影響

過孔長度是影響過孔電感的主要因素之一[1]。對(duì)用于頂、底層導(dǎo)通的過孔，過孔長度等于PCB厚度，由于PCB層數(shù)的不斷增加，PCB厚度常常會(huì)達(dá)到5 mm以上。然而，高速PCB設(shè)計(jì)時(shí)，為減小過孔帶來的問題，過孔長度一般控制在2.0 mm以內(nèi)。這里研究了過孔長度在1.0 mm ～ 2.0 mm范圍變化時(shí)，過孔阻抗變化情況（見圖1）。由圖看出，過孔長度由1.0 mm增加至2.0 mm時(shí)，由于過孔電感的迅速增加，導(dǎo)致過孔阻抗也迅速增加，即過孔長度越大，過孔阻抗不連續(xù)性越差。試驗(yàn)還表明，當(dāng)過孔長度在1.0 mm范圍內(nèi)時(shí)，通過過孔參數(shù)優(yōu)化，可以將過孔引起的阻抗變化控制在10%內(nèi)，但過孔長度超過1.5 mm時(shí)，過孔阻抗不連續(xù)性問題變得難以解決。

圖1 過孔長度對(duì)過孔阻抗的影響

圖2為過孔孔徑對(duì)過孔阻抗的影響。由圖看出，當(dāng)過孔孔徑由0.20 mm增加至0.50 mm時(shí)，過孔阻抗由58.4 W降低至52.5 W。這主要是由于過孔孔徑增加后導(dǎo)致過孔電容增加，而過孔阻抗與電容呈反比。對(duì)于過孔長度大于2.0 mm過孔，通過增加過孔孔徑，可在一定程度上提高過孔阻抗連續(xù)性。當(dāng)過孔長度為1.0 mm及以下時(shí)，最佳過孔孔徑為0.20 mm ～ 0.30 mm。

圖2 孔徑對(duì)過孔阻抗的影響

圖3為過孔焊盤尺寸對(duì)過孔阻抗的影響。由圖看出，當(dāng)過孔焊盤直徑由0.45 mm增加至0.55 mm時(shí)，過孔阻抗由57.5 W降低至55.2 W。這是由于過孔焊盤尺寸增加，同樣會(huì)導(dǎo)致過孔電容增加。由測(cè)試結(jié)果可以得出，過孔焊盤尺寸每增加0.05 mm，過孔阻抗約下降0.5 W ～ 0.7W。

圖3 焊盤尺寸對(duì)過孔阻抗的影響

圖4顯示了反焊盤尺寸對(duì)過孔阻抗的影響。由圖看出，當(dāng)反焊盤尺寸由0.40 mm增加至1.2 mm時(shí)，過孔阻抗由57.1 W增加至61.7 W。這表明通過優(yōu)化過孔反焊盤尺寸，同樣可以起到改善過孔阻抗的連續(xù)性的效果。

圖4 反焊盤尺寸對(duì)過孔阻抗的影響

3.2 接地孔對(duì)過孔阻抗和損耗的影響

對(duì)于一個(gè)4層板，當(dāng)信號(hào)由頂層傳輸線轉(zhuǎn)至底層時(shí)，可能會(huì)出現(xiàn)兩種情況（見圖5）。圖5（A）表示信號(hào)過孔旁沒有地孔的情況，此時(shí)信號(hào)通過過孔時(shí)，返回路徑通過兩地層返回，未受控的返回電流產(chǎn)生了地彈效應(yīng)，且信號(hào)通過過孔時(shí)產(chǎn)生的電磁波（EM）在兩底層上傳輸，導(dǎo)致電壓波動(dòng)，引起信號(hào)完整性問題[9][10]。圖5（B）為增加接地孔情況，此時(shí)接地孔為過孔信號(hào)提供了完整的返回路徑，同時(shí)也為過孔信號(hào)提供了參考孔，從而提高了信號(hào)過孔的阻抗連續(xù)性，并減小信號(hào)損耗。這里主要研究了接地孔對(duì)過孔阻抗及損耗的影響。

圖5 無地孔和有地孔時(shí)過孔信號(hào)返回路徑

試驗(yàn)在單端信號(hào)過孔旁增加了1至4個(gè)接地孔參考孔，研究了接地孔數(shù)量對(duì)單端過孔阻抗的影響，結(jié)果見圖6。由圖看出，過孔阻抗隨接地孔數(shù)量增加而降低。這是由于隨接地孔數(shù)量增加，信號(hào)過孔與地孔間電容增加，即調(diào)整接地孔數(shù)量可有效控制過孔阻抗。

圖6 接地孔數(shù)量對(duì)過孔阻抗的影響

圖7顯示了信號(hào)孔與接地孔距離對(duì)過孔阻抗的影響。由圖看出，當(dāng)信號(hào)孔與接地孔距離由0.40 mm增加至0.70 mm時(shí)，過孔阻抗呈不斷增加趨勢(shì)。與傳輸線以地層作為參考層類似，增加接地孔后，信號(hào)過孔以接地孔為參考孔。當(dāng)信號(hào)孔與接地孔距離增加后，信號(hào)孔與接地孔間電容降低，過孔阻抗增加。由此可見，通過調(diào)整信號(hào)孔與接地孔之間的距離，可實(shí)現(xiàn)對(duì)過孔阻抗的控制。

圖7 信號(hào)孔與接地孔距離對(duì)過孔阻抗的影響

通過以上試驗(yàn)可以發(fā)現(xiàn)，當(dāng)有4個(gè)接地孔圍繞在信號(hào)孔周圍時(shí)（效果見圖8），其結(jié)構(gòu)類似同軸電纜。此時(shí)單端過孔阻抗可通過同軸電纜阻抗公式（公式1）進(jìn)行近似計(jì)算[11]。

式中，D表示接地參考孔對(duì)角距離，d表示信號(hào)孔孔徑，e為介質(zhì)層介電常數(shù)。

圖8 采用4個(gè)接地孔時(shí)的過孔結(jié)構(gòu)[12]

通過公式（1）可以計(jì)算出不同設(shè)計(jì)參數(shù)時(shí)的過孔阻抗，結(jié)果見表1。由表看出，過孔阻抗理論計(jì)算值與測(cè)量結(jié)果基本一致。這表明該結(jié)構(gòu)過孔的過孔阻抗可采用同軸電纜阻抗公式進(jìn)行近似計(jì)算。

表1 過孔阻抗計(jì)算值與測(cè)量值對(duì)比

圖9為過孔孔徑為0.20 mm、過孔長度為1.0 mm時(shí)接地孔及數(shù)量對(duì)過孔損耗的影響。由圖看出，增加接地孔后，過孔損耗明顯降低，且接地孔數(shù)量越多，過孔損耗越小。這是由于接地參考孔為過孔信號(hào)提供了完整的返回路徑，使過孔導(dǎo)致的阻抗不連續(xù)程度明顯降低，阻抗不連續(xù)引起的信號(hào)反射減弱，因此過孔損耗減小。增加接地孔后，還可以減弱信號(hào)過孔間的串?dāng)_，提高過孔信號(hào)傳輸質(zhì)量。同時(shí)，接地孔還可以避免輻射導(dǎo)致的EMC/EMI問題[4]。

圖9 接地孔對(duì)過孔損耗的影響

3.3 多余短柱對(duì)過孔阻抗和損耗的影響

在高速多層PCB中，當(dāng)信號(hào)從頂層傳輸?shù)絻?nèi)部某層時(shí)，用通孔連接就會(huì)產(chǎn)生多余的導(dǎo)通孔短柱，短柱極大地影響著信號(hào)的傳輸質(zhì)量。當(dāng)信號(hào)在通過過孔傳輸?shù)阶杩蛊ヅ涞牧硪粚泳€路時(shí)，會(huì)有一部分能量被傳遞到過孔的短柱上，而這一部分由于沒有任何的阻抗終結(jié)，所以可以被看作是全開路狀態(tài)，因此這個(gè)分支便會(huì)造成剩余能量的全反射，這大大地削弱了信號(hào)質(zhì)量，損壞了原始信號(hào)的完整性[1]。采用盲孔和埋孔，可有效避免短柱對(duì)信號(hào)完整性的影響，但該技術(shù)工藝復(fù)雜且成本高。而采用背鉆技術(shù)將信號(hào)孔中多余的短柱鉆掉，可獲得更好的過孔信號(hào)傳輸質(zhì)量，所以，研究短柱對(duì)過孔信號(hào)完整性的影響有助于平衡成本與性能。

為研究短柱對(duì)過孔信號(hào)完整性的影響，試驗(yàn)通過采用背鉆技術(shù)，控制背鉆深度方法獲得了不同短柱長度的單端過孔。圖10為多余短柱長度對(duì)過孔阻抗的影響。由圖看出，當(dāng)多余短柱長度由0.20 mm增加至0.80 mm時(shí)，過孔阻抗呈不斷下降趨勢(shì)；多余短柱長度每增加0.10 mm，過孔阻抗約下降0.40 W ～0.90 W。

圖10 多余短柱長度對(duì)過孔阻抗的影響

研究多余短柱對(duì)過孔損耗的影響，圖11顯示了過孔多余短柱長度由0.20 mm增加至0.80 mm時(shí)過孔損耗變化情況。隨多余短柱長度的增加，過孔損耗呈現(xiàn)出明顯增加趨勢(shì)，且短柱越長諧振幅度越大；10 GHz頻率下，多余短柱長度每增加0.10 mm，過孔損耗增加0.15 dB。試驗(yàn)還表明，信號(hào)過孔孔徑越大，多余短柱對(duì)過孔阻抗、損耗的影響越大。

圖11 多余短柱對(duì)過孔損耗的影響

多余短柱會(huì)導(dǎo)致過孔電容增加，且短柱長度越大，電容越高，而電容增加會(huì)導(dǎo)致諧振頻率降低，從而使諧振點(diǎn)附近的損耗變大。諧振頻率與電容、電感關(guān)系可用公式（2）進(jìn)行描述。圖12顯示了不同短柱長度情況下的諧振情況。由圖可以看出，多余短柱越長，諧振頻率越低。當(dāng)短柱長度分別為0.20 mm、0.45 mm和0.80 mm時(shí)，各過孔第二次諧振頻率分別11.03 GHz、10.99 GHz、10.92 GHz，第三次諧振頻率分別為12.66 GHz、12.52GHz和12.39 GHz。

圖12 多余短柱對(duì)諧振頻率的影響

4 結(jié)論

通過對(duì)過孔設(shè)計(jì)參數(shù)孔徑、過孔長度、焊盤/反焊盤尺寸進(jìn)行優(yōu)化可有效提高過孔阻抗連續(xù)性。當(dāng)過孔長度小于1.0 mm時(shí)，可通過對(duì)這4個(gè)設(shè)計(jì)參數(shù)進(jìn)行優(yōu)化，將過孔引起的阻抗變化控制在10%以內(nèi)。為過孔信號(hào)提供返回路徑，可實(shí)現(xiàn)對(duì)過孔阻抗的控制，并能降低過孔的信號(hào)損耗。采用4個(gè)接地參考孔時(shí)，過孔阻抗可通過同軸電纜阻抗公式近似計(jì)算。多余短柱會(huì)導(dǎo)致過孔阻抗降低，損耗增加。

[1]Richard W. Y. C., See K. Y., and Chua E K.,Comprehensive analysis of the impact of via design on high-speed signal integrity, 9th Electronics Packaging Technology Conference, Cambridge(USA), 2007: 262-266.

[2]Laermans E., Geest J. D., Zutter D. D., Olyslager F., Sercu S., and Morlion D., Modeling complex vìa hole structures, IEEE Transactions on Advanced Packaging, 2002, 25(2): 206-214.

[3]Kohlmeier D., Via modeling, Printed Circuit Design& Manufacture. 2005, 22(12): 26-28.

[4]Hsu H., and Richard W. Z., Via structure for improving signal integrity, United States Patent,2011, 12, No. US 8084695 B2.

[5]Pak J. S., Aoyagi M., Kikuchi K., and Kim J., Bandstop filter effect of power/ground plane on throughhole signal via in multilayer PCB, IEICE Transactions on Electronics, 2006, E89-C(4): 551-559.

[6]Cai X. W., Tian Y., and Tong L., Electromagnetic characterization analysis of the connecting structure of the via in multilayered microwave circuit, Global Symposium Millimeter Waves, Nanjing (China),April 2008: 21-24.

[7]Kim Y. W., Kim J. H., Yang H. W., Kwon O. K., Rvu C., and Min B. Y., A new via hole structure of MLB(multi-layered printed circuit board) for RF and high speed systems, 55th Electronic Components &Technology Conference, Lake Buena Vista (USA),2005, vol.2:1378-1382.

[8]Wang C., Fan J., Knighten J. L., Smith N. W.,Alexander R., and Drewniak J. L., The effects of via transition on differential signals, IEEE Electrical Performance of Electronic Packaging, Singapore,2001:39-42.

[9]趙蓮清, 劉二利. PCB中過孔對(duì)高速信號(hào)傳輸?shù)挠绊慬J]. 印制電路信息2009, (9): 46-49.

[10]魏麗麗,劉浩. 高速PCB設(shè)計(jì)中的過孔研究[J]. 印制電路信息, 2007, (9):31-34.

[11]Dong X. W., Lu M., and Chen X. Q., Analysis and calculation of the characteristic impedance of eccentric coaxial cables, Electric Wire & Cable,2007, No.6:16-20.

[12]Thomas H., Design of impedance controlled through via-holes, Technical Feature, 2004, 2:84-88.