陳文明　劉波　章小兵　崔杉　朱標(biāo)　丁慧林

摘 要： 在此介紹一種高性能的LCD型頭盔顯示器的視頻驅(qū)動(dòng)電路設(shè)計(jì)。實(shí)現(xiàn)了高分辨率DVI視頻信號(hào)的解碼、視頻圖像處理、LCD驅(qū)動(dòng)等功能。采用FPGA作為硬件平臺(tái)，對(duì)視頻信號(hào)進(jìn)行處理、對(duì)比度/亮度調(diào)節(jié)、圖像掃描方向控制、LCD驅(qū)動(dòng)時(shí)序生成以及MINI?LVDS接口實(shí)現(xiàn)等。采用專用芯片產(chǎn)生LCD需要的gamma電壓值，實(shí)現(xiàn)了0.96英寸的液晶屏的驅(qū)動(dòng)。具有顯示分辨率高（1 400×1 050）、參數(shù)可調(diào)節(jié)、接口簡(jiǎn)單、功耗低等特點(diǎn)。最后通過(guò)實(shí)物測(cè)試，驗(yàn)證了該電路功能。

關(guān)鍵字： LCD； 頭盔顯示器； MINI?LVDS接口； FPGA

中圖分類號(hào)： TN964?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）10?0113?03

Abstract： The video driver circuit design of a high?performance LCD head mounted display （HMD） is introduced in this paper. The high?resolution DVI video signal decoding， video image processing and LCD drive functions were achieved by the circuit. FPGA is taken as the hardware platform for video image processing， contrast/brightness adjustment， image scanning direction control， LCD drive time?sequence generation and MINI?LVDS interface realization and so on. An ASIC is adopted to produce Gamma voltage LCD needs to drive 0.96?inch LCD screen. It has the characteristics of high?resolution display （1 400×1 050）， parameter adjustability， simple interface， low?power consumption， etc. The reliability of the circuit functions were verified by physical testing.

Keywords： LCD； head mounted display； MINI?LVDS interface； FPGA

0 引 言

頭盔顯示器（Helmet Mounted Display，HMD），是一種包含微型圖像源（Image Source）及相應(yīng)光學(xué)系統(tǒng)的頭戴顯示裝置。HMD具有質(zhì)量輕、體積小、功耗低等特點(diǎn)，在航空、醫(yī)療、娛樂(lè)等領(lǐng)域有著廣泛的應(yīng)用[1]。LCD型HMD集成了視頻驅(qū)動(dòng)系統(tǒng)、液晶顯示屏、光學(xué)子系統(tǒng)等[2]。視頻驅(qū)動(dòng)系統(tǒng)包括視頻轉(zhuǎn)換、顯示輔助控制與LCD驅(qū)動(dòng)，完成的是一個(gè)電光轉(zhuǎn)換的過(guò)程，它將外部輸入的視頻信號(hào)進(jìn)行轉(zhuǎn)換處理，顯示在LCD上；同時(shí)對(duì)顯示對(duì)比度、掃描方向等調(diào)整和控制。

1 電路總體設(shè)計(jì)

本文介紹的HMD采用DVI接口傳輸視頻信號(hào)，視頻分辨率為1 400×1 050。顯示介質(zhì)采用一款單色0.96英寸LCD顯示屏，MINI?LVDS接口方式。 此HMD視頻驅(qū)動(dòng)電路功能框圖如圖1所示。

該電路主要包括電源模塊、RS 422通信模塊、DVI解碼模塊、主控制模塊（FPGA）、幀存取模塊（SRAM）、LCD灰度電壓成模塊、晶振等部分。

2 硬件電路設(shè)計(jì)

該電路中主要功能電路的設(shè)計(jì)如下：

（1） DVI解碼電路

DVI解碼部分主要完成將輸入的分辨率為1 400×1 050的TDMS視頻信號(hào)轉(zhuǎn)換為數(shù)字RGB信號(hào)，同時(shí)產(chǎn)生相應(yīng)的行、場(chǎng)同步信號(hào)和像素時(shí)鐘頻率信號(hào)。本電路采用型號(hào)為T(mén)FP401A?EP的DVI解碼芯片，它是TI 公司Panel Bus平板顯示產(chǎn)品系列中的一種TDMS 信號(hào)接收芯片。TFP401A?EP可以把來(lái)自TMDS發(fā)射端的RX（2：0）+/-和RXC+/-四路TMDS差分信號(hào)，轉(zhuǎn)化為RGB格式輸出[3]。

此芯片有單像素模式和奇偶雙像素模式。為了降低系統(tǒng)時(shí)鐘處理速度，采用奇偶雙像素模式。將QE[0：23]，QO[0：23]，ODCK，DEN，HSYN，VSYN和同步檢測(cè)SCDT信號(hào)到FPGA進(jìn)行處理。

（2） 視頻幀緩存電路

視頻緩沖存儲(chǔ)器用IIS信號(hào)為IS61WV102416BLL?10MI的SRAM，它的容量為1M×16 b。由于驅(qū)動(dòng)的是單色的LCD，主要存儲(chǔ)綠色通道的視頻數(shù)據(jù)。

存儲(chǔ)一幀數(shù)據(jù)要1 400×1 050×8 b的存儲(chǔ)空間，采用IS61WV102416BLL?10MI能夠存儲(chǔ)一幀數(shù)據(jù)。在系統(tǒng)中用兩組SRAM存儲(chǔ)器，共兩片SRAM芯片，讓兩組SRAM交替使用，進(jìn)行乒乓操作，使得每一場(chǎng)都能從某一SRAM中讀取數(shù)據(jù)，同時(shí)另外一組用來(lái)存儲(chǔ)下一幀視頻教據(jù)。

（3） 灰度電壓生成電路

灰度電壓生成電路需要生成18組（Vref0～Vref17）電壓，用于產(chǎn)生正極性和負(fù)極性的12 b灰度電壓（4 096×2=8 192），用于液晶屏作D/A轉(zhuǎn)換的模擬參考電壓[4]。外部18個(gè)基準(zhǔn)電壓確定了灰度電壓曲線的基本形狀，該曲線的形狀由液晶的V?T特性所決定，電壓分布呈非線性。該曲線通過(guò)可編程gamma電壓生成芯片BUF20800實(shí)現(xiàn)。

此芯片能產(chǎn)生18路電壓，輸出的電壓值通過(guò)I2C接口配置相應(yīng)的寄存器得到，如圖2所示。

3 FPGA設(shè)計(jì)

本系統(tǒng)設(shè)計(jì)采用了美國(guó)XILINX公司的型號(hào)為XC6SLX16?2CSG324I的工業(yè)級(jí)現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）芯片。該芯片是XILINX公司的Spartan??6系列的芯片，帶有MINI?LVDS接口，處理速度快，能夠滿足系統(tǒng)的使用要求。

（1） 主控制模塊。主控制模塊是FPGA的核心控制部分，它接收RS 422模塊的命令和數(shù)據(jù)，完成對(duì)其他模塊的控制和參數(shù)調(diào)節(jié)以及其他模塊工作狀態(tài)和參數(shù)的反饋等功能。邏輯采用狀態(tài)機(jī)實(shí)現(xiàn)，其狀態(tài)轉(zhuǎn)化如圖4所示。

通過(guò)接收到的不同的命令（單字節(jié)和雙字節(jié)），根據(jù)裝停留對(duì)RS 422，SPI，I2C通信模塊進(jìn)行控制，實(shí)現(xiàn)命令和參數(shù)的接收，完成相關(guān)功能的調(diào)節(jié)；對(duì)參數(shù)調(diào)節(jié)模塊的參數(shù)進(jìn)行調(diào)整，實(shí)現(xiàn)對(duì)比度調(diào)節(jié)、gamma校正、圖像掃描點(diǎn)的轉(zhuǎn)化等功能。

（2） LCD驅(qū)動(dòng)時(shí)序生成模塊。為了將數(shù)據(jù)正確寫(xiě)入到LCD像素點(diǎn)位置，需要配合時(shí)序控制信號(hào)。在時(shí)序控制線信號(hào)控制下，保證圖像的正常顯示。需要給液晶屏提供的信號(hào)為：ENBY1，ENBY2，F(xiàn)RP，MSEL，DY，DX。這6組信號(hào)在輸入的HSYN（行同步），VSYN（場(chǎng)同步），DEN（數(shù)據(jù)使能）信號(hào)的控制下生成。以行、場(chǎng)信號(hào)的下降沿觸發(fā)行計(jì)數(shù)器和場(chǎng)計(jì)數(shù)器，根據(jù)液晶屏的驅(qū)動(dòng)時(shí)序特性，在相應(yīng)的點(diǎn)生成正脈沖或者負(fù)脈沖，實(shí)現(xiàn)LCD驅(qū)動(dòng)信號(hào)的生成。在代碼設(shè)計(jì)的是，驅(qū)動(dòng)信號(hào)的上升沿和下降沿的位置可以用generic語(yǔ)句生成，方便調(diào)試時(shí)改變方便。這6組信號(hào)的FPGA仿真見(jiàn)圖5。

（3） MINI?LVDS接口模塊。Mini?LVDS是一種高速串行接口，采用了雙邊的數(shù)據(jù)傳輸，數(shù)據(jù)傳輸率是普通 LVDS 的2倍。它在信號(hào)傳輸過(guò)程中產(chǎn)生很低的電磁干擾（EMS），能為顯示驅(qū)動(dòng)提供很高的帶寬，這尤其適合用于TFT LCD列驅(qū)動(dòng)器。使用Spartan?6的SelectIO I/O資源，能夠?qū)崿F(xiàn)MINILVDS數(shù)據(jù)傳輸。Spartan?6 FPGA有高性能的可配置SelectIO驅(qū)動(dòng)器與接收器，支持單端的LVCMOS，LVTTL，HSTL，SSTL，PCI和差分的LVDS，MINILVDS，TMDS等I/O標(biāo)準(zhǔn)[5]。此款液晶屏采用13對(duì)MINI?LVDS信號(hào)進(jìn)行時(shí)鐘和數(shù)據(jù)的傳輸，其中數(shù)據(jù)12對(duì)，時(shí)鐘1對(duì)。時(shí)鐘在上升沿和下降沿對(duì)數(shù)據(jù)進(jìn)行采樣，一個(gè)時(shí)鐘周期能傳輸2個(gè)像素，實(shí)現(xiàn)像素的奇?zhèn)鬏?。整個(gè)MINI?LVDS傳輸模塊使用了1個(gè)DCM，1個(gè)ODDR2，1個(gè)BUFPLL，12個(gè)OSERDES2和13個(gè)OBUFDS。MINI?LVDS模塊RTL級(jí)結(jié)構(gòu)如圖6所示。由于在Spartan?6系列FPGA中MINI?LVDS輸出接口只能鎖定在BANK0或者BANK2上，而MINI?LVDS輸入無(wú)此要求，可以鎖定在任何BANK。本設(shè)計(jì)對(duì)13對(duì)MINI?LVDS輸出鎖定在BANK2上。

（4） 其他功能模塊。除了以上功能模塊外，F(xiàn)PGA其他部分的功能為：視頻圖像處理功能主要包括視頻采樣、中值濾波等功能模塊。由于系統(tǒng)采用由DCM產(chǎn)生的時(shí)鐘作為系統(tǒng)時(shí)鐘，對(duì)內(nèi)部邏輯采用統(tǒng)一的時(shí)鐘驅(qū)動(dòng)，外部輸入的視頻信號(hào)和FPGA內(nèi)部邏輯屬于異步時(shí)鐘域，在采樣的時(shí)候，需要采用FIFO進(jìn)行同步化處理；顯示效果調(diào)節(jié)模塊主要完成對(duì)比度調(diào)整、gamma校正功能，通過(guò)接收外部輸入的對(duì)比度、gamma調(diào)節(jié)參數(shù)，對(duì)輸入的視頻信號(hào)灰度進(jìn)行處理輸出，得到理想的顯示效果；SRAM操作模塊主要是進(jìn)行掃描方式的轉(zhuǎn)換，通過(guò)改變讀操作時(shí)緩存的數(shù)據(jù)的地址，達(dá)到圖像翻轉(zhuǎn)、鏡像、旋轉(zhuǎn)等操作，具體的掃描方式由外部命令控制；RS 422接口模塊實(shí)現(xiàn)驅(qū)動(dòng)電路和上位機(jī)之間的通訊，實(shí)現(xiàn)對(duì)電路參數(shù)和顯示效果的動(dòng)態(tài)配置；SPI接口實(shí)現(xiàn)對(duì)LCD屏的工作寄存器的配置，使其達(dá)到最佳工作狀態(tài)；I2C通信接口用于配置gamma芯片，產(chǎn)生需要的灰度電壓值。

HMD視頻驅(qū)動(dòng)板見(jiàn)圖7（a），其圖像顯示效果如圖7（b）所示。

4 結(jié) 語(yǔ)

此款HMD視頻驅(qū)動(dòng)板，能實(shí)現(xiàn)1 400×1 050分辨率的DVI視頻圖像在0.96寸單色液晶屏上正常顯示，并能通過(guò)RS 422對(duì)比度/亮度調(diào)節(jié)、圖像掃描方向控制等功能。FPGA作為主控制器，進(jìn)行視頻圖像處理、外圍電路的控制、LCD驅(qū)動(dòng)時(shí)序生成以及MINI?LVDS接口實(shí)現(xiàn)等。這種架構(gòu)能提高系統(tǒng)的集成度，減小PCB板的面積和功耗。由于將專用LCD接口芯片集成到FPGA中也節(jié)省了整個(gè)產(chǎn)品的生產(chǎn)成本。

參考文獻(xiàn)

[1] 周雅.增強(qiáng)現(xiàn)實(shí)（AR）系統(tǒng)三維注冊(cè)技術(shù)的研究及其頭盔顯示器系統(tǒng)研制[D].北京：北京理工大學(xué)，2000.

[2] 繆淵.頭盔顯示器的應(yīng)用及技術(shù)設(shè)計(jì)參量簡(jiǎn)析[J].光電技術(shù)，2002，43（2）：40?45.

[3] Texas Instruments. TFP401A data sheet [DB/OL]. [2010?12?22].http：//focus.ti.com/lit/ds/symlink/tfp?401A.

[4] ROBERTS A. Measurement of display transfer characteristic （Gamma， γ） [J]. EBU Technical Review， 1993， 257： 32?40.

[5] Xilinx. Spartan?6 FPGA selectio resources user guide [R]. USA： Xilinx， 2010.

[6] 武玉華，梁晨，李莉，等.SDRAM在頭盔顯示器系統(tǒng)中的應(yīng)用研究[J].現(xiàn)代電子技術(shù)，2008，31（13）：182?184.

[7] 周宦銀，房宗良，曹劍鋒，等.基于雙口RAM核監(jiān)測(cè)數(shù)字示波器設(shè)計(jì)研究[J].現(xiàn)代電子技術(shù)，2013，36（23）：122?124.

此芯片能產(chǎn)生18路電壓，輸出的電壓值通過(guò)I2C接口配置相應(yīng)的寄存器得到，如圖2所示。

3 FPGA設(shè)計(jì)

本系統(tǒng)設(shè)計(jì)采用了美國(guó)XILINX公司的型號(hào)為XC6SLX16?2CSG324I的工業(yè)級(jí)現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）芯片。該芯片是XILINX公司的Spartan??6系列的芯片，帶有MINI?LVDS接口，處理速度快，能夠滿足系統(tǒng)的使用要求。

（1） 主控制模塊。主控制模塊是FPGA的核心控制部分，它接收RS 422模塊的命令和數(shù)據(jù)，完成對(duì)其他模塊的控制和參數(shù)調(diào)節(jié)以及其他模塊工作狀態(tài)和參數(shù)的反饋等功能。邏輯采用狀態(tài)機(jī)實(shí)現(xiàn)，其狀態(tài)轉(zhuǎn)化如圖4所示。

通過(guò)接收到的不同的命令（單字節(jié)和雙字節(jié)），根據(jù)裝停留對(duì)RS 422，SPI，I2C通信模塊進(jìn)行控制，實(shí)現(xiàn)命令和參數(shù)的接收，完成相關(guān)功能的調(diào)節(jié)；對(duì)參數(shù)調(diào)節(jié)模塊的參數(shù)進(jìn)行調(diào)整，實(shí)現(xiàn)對(duì)比度調(diào)節(jié)、gamma校正、圖像掃描點(diǎn)的轉(zhuǎn)化等功能。

（2） LCD驅(qū)動(dòng)時(shí)序生成模塊。為了將數(shù)據(jù)正確寫(xiě)入到LCD像素點(diǎn)位置，需要配合時(shí)序控制信號(hào)。在時(shí)序控制線信號(hào)控制下，保證圖像的正常顯示。需要給液晶屏提供的信號(hào)為：ENBY1，ENBY2，F(xiàn)RP，MSEL，DY，DX。這6組信號(hào)在輸入的HSYN（行同步），VSYN（場(chǎng)同步），DEN（數(shù)據(jù)使能）信號(hào)的控制下生成。以行、場(chǎng)信號(hào)的下降沿觸發(fā)行計(jì)數(shù)器和場(chǎng)計(jì)數(shù)器，根據(jù)液晶屏的驅(qū)動(dòng)時(shí)序特性，在相應(yīng)的點(diǎn)生成正脈沖或者負(fù)脈沖，實(shí)現(xiàn)LCD驅(qū)動(dòng)信號(hào)的生成。在代碼設(shè)計(jì)的是，驅(qū)動(dòng)信號(hào)的上升沿和下降沿的位置可以用generic語(yǔ)句生成，方便調(diào)試時(shí)改變方便。這6組信號(hào)的FPGA仿真見(jiàn)圖5。

（3） MINI?LVDS接口模塊。Mini?LVDS是一種高速串行接口，采用了雙邊的數(shù)據(jù)傳輸，數(shù)據(jù)傳輸率是普通 LVDS 的2倍。它在信號(hào)傳輸過(guò)程中產(chǎn)生很低的電磁干擾（EMS），能為顯示驅(qū)動(dòng)提供很高的帶寬，這尤其適合用于TFT LCD列驅(qū)動(dòng)器。使用Spartan?6的SelectIO I/O資源，能夠?qū)崿F(xiàn)MINILVDS數(shù)據(jù)傳輸。Spartan?6 FPGA有高性能的可配置SelectIO驅(qū)動(dòng)器與接收器，支持單端的LVCMOS，LVTTL，HSTL，SSTL，PCI和差分的LVDS，MINILVDS，TMDS等I/O標(biāo)準(zhǔn)[5]。此款液晶屏采用13對(duì)MINI?LVDS信號(hào)進(jìn)行時(shí)鐘和數(shù)據(jù)的傳輸，其中數(shù)據(jù)12對(duì)，時(shí)鐘1對(duì)。時(shí)鐘在上升沿和下降沿對(duì)數(shù)據(jù)進(jìn)行采樣，一個(gè)時(shí)鐘周期能傳輸2個(gè)像素，實(shí)現(xiàn)像素的奇?zhèn)鬏?。整個(gè)MINI?LVDS傳輸模塊使用了1個(gè)DCM，1個(gè)ODDR2，1個(gè)BUFPLL，12個(gè)OSERDES2和13個(gè)OBUFDS。MINI?LVDS模塊RTL級(jí)結(jié)構(gòu)如圖6所示。由于在Spartan?6系列FPGA中MINI?LVDS輸出接口只能鎖定在BANK0或者BANK2上，而MINI?LVDS輸入無(wú)此要求，可以鎖定在任何BANK。本設(shè)計(jì)對(duì)13對(duì)MINI?LVDS輸出鎖定在BANK2上。

（4） 其他功能模塊。除了以上功能模塊外，F(xiàn)PGA其他部分的功能為：視頻圖像處理功能主要包括視頻采樣、中值濾波等功能模塊。由于系統(tǒng)采用由DCM產(chǎn)生的時(shí)鐘作為系統(tǒng)時(shí)鐘，對(duì)內(nèi)部邏輯采用統(tǒng)一的時(shí)鐘驅(qū)動(dòng)，外部輸入的視頻信號(hào)和FPGA內(nèi)部邏輯屬于異步時(shí)鐘域，在采樣的時(shí)候，需要采用FIFO進(jìn)行同步化處理；顯示效果調(diào)節(jié)模塊主要完成對(duì)比度調(diào)整、gamma校正功能，通過(guò)接收外部輸入的對(duì)比度、gamma調(diào)節(jié)參數(shù)，對(duì)輸入的視頻信號(hào)灰度進(jìn)行處理輸出，得到理想的顯示效果；SRAM操作模塊主要是進(jìn)行掃描方式的轉(zhuǎn)換，通過(guò)改變讀操作時(shí)緩存的數(shù)據(jù)的地址，達(dá)到圖像翻轉(zhuǎn)、鏡像、旋轉(zhuǎn)等操作，具體的掃描方式由外部命令控制；RS 422接口模塊實(shí)現(xiàn)驅(qū)動(dòng)電路和上位機(jī)之間的通訊，實(shí)現(xiàn)對(duì)電路參數(shù)和顯示效果的動(dòng)態(tài)配置；SPI接口實(shí)現(xiàn)對(duì)LCD屏的工作寄存器的配置，使其達(dá)到最佳工作狀態(tài)；I2C通信接口用于配置gamma芯片，產(chǎn)生需要的灰度電壓值。

HMD視頻驅(qū)動(dòng)板見(jiàn)圖7（a），其圖像顯示效果如圖7（b）所示。

4 結(jié) 語(yǔ)

此款HMD視頻驅(qū)動(dòng)板，能實(shí)現(xiàn)1 400×1 050分辨率的DVI視頻圖像在0.96寸單色液晶屏上正常顯示，并能通過(guò)RS 422對(duì)比度/亮度調(diào)節(jié)、圖像掃描方向控制等功能。FPGA作為主控制器，進(jìn)行視頻圖像處理、外圍電路的控制、LCD驅(qū)動(dòng)時(shí)序生成以及MINI?LVDS接口實(shí)現(xiàn)等。這種架構(gòu)能提高系統(tǒng)的集成度，減小PCB板的面積和功耗。由于將專用LCD接口芯片集成到FPGA中也節(jié)省了整個(gè)產(chǎn)品的生產(chǎn)成本。

參考文獻(xiàn)

[1] 周雅.增強(qiáng)現(xiàn)實(shí)（AR）系統(tǒng)三維注冊(cè)技術(shù)的研究及其頭盔顯示器系統(tǒng)研制[D].北京：北京理工大學(xué)，2000.

[2] 繆淵.頭盔顯示器的應(yīng)用及技術(shù)設(shè)計(jì)參量簡(jiǎn)析[J].光電技術(shù)，2002，43（2）：40?45.

[3] Texas Instruments. TFP401A data sheet [DB/OL]. [2010?12?22].http：//focus.ti.com/lit/ds/symlink/tfp?401A.

[4] ROBERTS A. Measurement of display transfer characteristic （Gamma， γ） [J]. EBU Technical Review， 1993， 257： 32?40.

[5] Xilinx. Spartan?6 FPGA selectio resources user guide [R]. USA： Xilinx， 2010.

[6] 武玉華，梁晨，李莉，等.SDRAM在頭盔顯示器系統(tǒng)中的應(yīng)用研究[J].現(xiàn)代電子技術(shù)，2008，31（13）：182?184.

[7] 周宦銀，房宗良，曹劍鋒，等.基于雙口RAM核監(jiān)測(cè)數(shù)字示波器設(shè)計(jì)研究[J].現(xiàn)代電子技術(shù)，2013，36（23）：122?124.

此芯片能產(chǎn)生18路電壓，輸出的電壓值通過(guò)I2C接口配置相應(yīng)的寄存器得到，如圖2所示。

3 FPGA設(shè)計(jì)

本系統(tǒng)設(shè)計(jì)采用了美國(guó)XILINX公司的型號(hào)為XC6SLX16?2CSG324I的工業(yè)級(jí)現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）芯片。該芯片是XILINX公司的Spartan??6系列的芯片，帶有MINI?LVDS接口，處理速度快，能夠滿足系統(tǒng)的使用要求。

（1） 主控制模塊。主控制模塊是FPGA的核心控制部分，它接收RS 422模塊的命令和數(shù)據(jù)，完成對(duì)其他模塊的控制和參數(shù)調(diào)節(jié)以及其他模塊工作狀態(tài)和參數(shù)的反饋等功能。邏輯采用狀態(tài)機(jī)實(shí)現(xiàn)，其狀態(tài)轉(zhuǎn)化如圖4所示。

通過(guò)接收到的不同的命令（單字節(jié)和雙字節(jié)），根據(jù)裝停留對(duì)RS 422，SPI，I2C通信模塊進(jìn)行控制，實(shí)現(xiàn)命令和參數(shù)的接收，完成相關(guān)功能的調(diào)節(jié)；對(duì)參數(shù)調(diào)節(jié)模塊的參數(shù)進(jìn)行調(diào)整，實(shí)現(xiàn)對(duì)比度調(diào)節(jié)、gamma校正、圖像掃描點(diǎn)的轉(zhuǎn)化等功能。

（2） LCD驅(qū)動(dòng)時(shí)序生成模塊。為了將數(shù)據(jù)正確寫(xiě)入到LCD像素點(diǎn)位置，需要配合時(shí)序控制信號(hào)。在時(shí)序控制線信號(hào)控制下，保證圖像的正常顯示。需要給液晶屏提供的信號(hào)為：ENBY1，ENBY2，F(xiàn)RP，MSEL，DY，DX。這6組信號(hào)在輸入的HSYN（行同步），VSYN（場(chǎng)同步），DEN（數(shù)據(jù)使能）信號(hào)的控制下生成。以行、場(chǎng)信號(hào)的下降沿觸發(fā)行計(jì)數(shù)器和場(chǎng)計(jì)數(shù)器，根據(jù)液晶屏的驅(qū)動(dòng)時(shí)序特性，在相應(yīng)的點(diǎn)生成正脈沖或者負(fù)脈沖，實(shí)現(xiàn)LCD驅(qū)動(dòng)信號(hào)的生成。在代碼設(shè)計(jì)的是，驅(qū)動(dòng)信號(hào)的上升沿和下降沿的位置可以用generic語(yǔ)句生成，方便調(diào)試時(shí)改變方便。這6組信號(hào)的FPGA仿真見(jiàn)圖5。

（3） MINI?LVDS接口模塊。Mini?LVDS是一種高速串行接口，采用了雙邊的數(shù)據(jù)傳輸，數(shù)據(jù)傳輸率是普通 LVDS 的2倍。它在信號(hào)傳輸過(guò)程中產(chǎn)生很低的電磁干擾（EMS），能為顯示驅(qū)動(dòng)提供很高的帶寬，這尤其適合用于TFT LCD列驅(qū)動(dòng)器。使用Spartan?6的SelectIO I/O資源，能夠?qū)崿F(xiàn)MINILVDS數(shù)據(jù)傳輸。Spartan?6 FPGA有高性能的可配置SelectIO驅(qū)動(dòng)器與接收器，支持單端的LVCMOS，LVTTL，HSTL，SSTL，PCI和差分的LVDS，MINILVDS，TMDS等I/O標(biāo)準(zhǔn)[5]。此款液晶屏采用13對(duì)MINI?LVDS信號(hào)進(jìn)行時(shí)鐘和數(shù)據(jù)的傳輸，其中數(shù)據(jù)12對(duì)，時(shí)鐘1對(duì)。時(shí)鐘在上升沿和下降沿對(duì)數(shù)據(jù)進(jìn)行采樣，一個(gè)時(shí)鐘周期能傳輸2個(gè)像素，實(shí)現(xiàn)像素的奇?zhèn)鬏?。整個(gè)MINI?LVDS傳輸模塊使用了1個(gè)DCM，1個(gè)ODDR2，1個(gè)BUFPLL，12個(gè)OSERDES2和13個(gè)OBUFDS。MINI?LVDS模塊RTL級(jí)結(jié)構(gòu)如圖6所示。由于在Spartan?6系列FPGA中MINI?LVDS輸出接口只能鎖定在BANK0或者BANK2上，而MINI?LVDS輸入無(wú)此要求，可以鎖定在任何BANK。本設(shè)計(jì)對(duì)13對(duì)MINI?LVDS輸出鎖定在BANK2上。

（4） 其他功能模塊。除了以上功能模塊外，F(xiàn)PGA其他部分的功能為：視頻圖像處理功能主要包括視頻采樣、中值濾波等功能模塊。由于系統(tǒng)采用由DCM產(chǎn)生的時(shí)鐘作為系統(tǒng)時(shí)鐘，對(duì)內(nèi)部邏輯采用統(tǒng)一的時(shí)鐘驅(qū)動(dòng)，外部輸入的視頻信號(hào)和FPGA內(nèi)部邏輯屬于異步時(shí)鐘域，在采樣的時(shí)候，需要采用FIFO進(jìn)行同步化處理；顯示效果調(diào)節(jié)模塊主要完成對(duì)比度調(diào)整、gamma校正功能，通過(guò)接收外部輸入的對(duì)比度、gamma調(diào)節(jié)參數(shù)，對(duì)輸入的視頻信號(hào)灰度進(jìn)行處理輸出，得到理想的顯示效果；SRAM操作模塊主要是進(jìn)行掃描方式的轉(zhuǎn)換，通過(guò)改變讀操作時(shí)緩存的數(shù)據(jù)的地址，達(dá)到圖像翻轉(zhuǎn)、鏡像、旋轉(zhuǎn)等操作，具體的掃描方式由外部命令控制；RS 422接口模塊實(shí)現(xiàn)驅(qū)動(dòng)電路和上位機(jī)之間的通訊，實(shí)現(xiàn)對(duì)電路參數(shù)和顯示效果的動(dòng)態(tài)配置；SPI接口實(shí)現(xiàn)對(duì)LCD屏的工作寄存器的配置，使其達(dá)到最佳工作狀態(tài)；I2C通信接口用于配置gamma芯片，產(chǎn)生需要的灰度電壓值。

HMD視頻驅(qū)動(dòng)板見(jiàn)圖7（a），其圖像顯示效果如圖7（b）所示。

4 結(jié) 語(yǔ)

此款HMD視頻驅(qū)動(dòng)板，能實(shí)現(xiàn)1 400×1 050分辨率的DVI視頻圖像在0.96寸單色液晶屏上正常顯示，并能通過(guò)RS 422對(duì)比度/亮度調(diào)節(jié)、圖像掃描方向控制等功能。FPGA作為主控制器，進(jìn)行視頻圖像處理、外圍電路的控制、LCD驅(qū)動(dòng)時(shí)序生成以及MINI?LVDS接口實(shí)現(xiàn)等。這種架構(gòu)能提高系統(tǒng)的集成度，減小PCB板的面積和功耗。由于將專用LCD接口芯片集成到FPGA中也節(jié)省了整個(gè)產(chǎn)品的生產(chǎn)成本。

參考文獻(xiàn)

[1] 周雅.增強(qiáng)現(xiàn)實(shí)（AR）系統(tǒng)三維注冊(cè)技術(shù)的研究及其頭盔顯示器系統(tǒng)研制[D].北京：北京理工大學(xué)，2000.

[2] 繆淵.頭盔顯示器的應(yīng)用及技術(shù)設(shè)計(jì)參量簡(jiǎn)析[J].光電技術(shù)，2002，43（2）：40?45.

[3] Texas Instruments. TFP401A data sheet [DB/OL]. [2010?12?22].http：//focus.ti.com/lit/ds/symlink/tfp?401A.

[4] ROBERTS A. Measurement of display transfer characteristic （Gamma， γ） [J]. EBU Technical Review， 1993， 257： 32?40.

[5] Xilinx. Spartan?6 FPGA selectio resources user guide [R]. USA： Xilinx， 2010.

[6] 武玉華，梁晨，李莉，等.SDRAM在頭盔顯示器系統(tǒng)中的應(yīng)用研究[J].現(xiàn)代電子技術(shù)，2008，31（13）：182?184.

[7] 周宦銀，房宗良，曹劍鋒，等.基于雙口RAM核監(jiān)測(cè)數(shù)字示波器設(shè)計(jì)研究[J].現(xiàn)代電子技術(shù)，2013，36（23）：122?124.