夏真珍, 汪 濤, 張 俊

(重慶大學(xué) 物理學(xué)院,重慶 401331)

基于FPGA的CCD低噪聲測(cè)量系統(tǒng)設(shè)計(jì)*

夏真珍, 汪 濤, 張 俊

(重慶大學(xué) 物理學(xué)院,重慶 401331)

為了提高電荷耦合器件(CCD)一維尺度無(wú)接觸測(cè)量系統(tǒng)的精度和集成度，設(shè)計(jì)了以現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件為核心的測(cè)量系統(tǒng)。對(duì)CCD輸出信號(hào)進(jìn)行低通濾波和相關(guān)雙采樣技術(shù)處理，降低了CCD信號(hào)噪聲。模擬信號(hào)轉(zhuǎn)換為12位數(shù)字信號(hào)后，傳輸至FPGA內(nèi)嵌的FIFO中，提高了系統(tǒng)的集成度和穩(wěn)定性。使用Verilog HDL語(yǔ)言對(duì)驅(qū)動(dòng)時(shí)序發(fā)生器進(jìn)行了硬件描述，并通過(guò)夫瑯禾費(fèi)單縫衍射實(shí)驗(yàn)來(lái)驗(yàn)證系統(tǒng)的可靠性和精度，實(shí)驗(yàn)表明：該系統(tǒng)穩(wěn)定，精度達(dá)到0.82 %。

電荷耦合器件； 現(xiàn)場(chǎng)可編程門(mén)陣列； 低通濾波； 相關(guān)雙采樣

0 引 言

隨著光電子技術(shù)的發(fā)展，涌現(xiàn)出很多光電器件，電荷耦合器件[1](charge-coupled device,CCD)為一種新型光電器件，這些年來(lái)被廣泛應(yīng)用于光學(xué)測(cè)量。隨著CCD性能不斷提高，測(cè)量系統(tǒng)快速采樣、存儲(chǔ)、處理和傳輸，是CCD數(shù)據(jù)采集發(fā)展的新方向。CCD分為面陣CCD和線陣CCD，而線陣CCD具有靈敏度高、光譜響應(yīng)寬、測(cè)量范圍大、線性好等優(yōu)點(diǎn)，在一維尺度測(cè)量領(lǐng)域顯示出其獨(dú)特的優(yōu)勢(shì)[2]。

本文設(shè)計(jì)目的是提高系統(tǒng)一維尺度測(cè)量的集成度和精確度。因此，使用功能強(qiáng)大的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)單芯片作為主控芯片，選用的是Altera公司EP3C16作為時(shí)序發(fā)生器，同時(shí)利用其內(nèi)部自帶的RAM塊，建立異步FIFO，使CCD系統(tǒng)更小型化、集成化。同時(shí)選用東芝公司的TCD1209D作為圖像采集單元，AD公司AD 9945作為A/D轉(zhuǎn)換器。本文對(duì)噪聲進(jìn)行了系統(tǒng)分析和處理，提高了系統(tǒng)的精度和抗干擾能力，實(shí)驗(yàn)表明：該系統(tǒng)測(cè)量精度達(dá)到0.82 %。

1 系統(tǒng)結(jié)構(gòu)

系統(tǒng)結(jié)構(gòu)如圖1所示，當(dāng)衍射光垂直投射在線陣CCD上，在驅(qū)動(dòng)信號(hào)的作用下CCD將光信號(hào)轉(zhuǎn)換為模擬電信號(hào)，模擬電信號(hào)先通過(guò)一個(gè)低通濾波器進(jìn)行濾波，再送入模/數(shù)轉(zhuǎn)換器中進(jìn)行模擬信號(hào)處理，處理后的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并傳送至FPGA內(nèi)部異步FIFO存儲(chǔ)器中緩存起來(lái)，然后由FPGA內(nèi)部并口轉(zhuǎn)串口模塊將數(shù)據(jù)串行輸出，最后數(shù)據(jù)通過(guò)串口上傳至PC機(jī)，完成數(shù)據(jù)傳輸[3]，如圖1系統(tǒng)結(jié)構(gòu)框圖所示。

圖1 系統(tǒng)結(jié)構(gòu)框圖Fig 1 Block diagram of system structure

2 系統(tǒng)硬件模塊

2.1 圖像采集單元

系統(tǒng)選用東芝公司的TCD1209D作為感光元件，這種CCD靈敏度較高、暗信號(hào)電壓較小、動(dòng)態(tài)范圍較大，非常適合用于尺寸測(cè)量。它有2 048個(gè)有效像元，像元尺寸為14 μm×14 μm，相鄰2個(gè)光敏單元的中心距為14 μm。該CCD工作需要6路驅(qū)動(dòng)時(shí)序，由FPGA產(chǎn)生，包括移位脈沖φ1，φ2，信號(hào)輸出脈沖φ2B，轉(zhuǎn)移脈沖SH，復(fù)位脈沖RS，箝位脈沖CP。

2.2 低通濾波部分

圖2 Sallen-key型低通濾波器電路圖Fig 2 Circuit diagram of Sallen-key low-pass filter

2.3 A/D轉(zhuǎn)換部分

CCD模擬信號(hào)經(jīng)過(guò)低通濾波電路后，傳送至A/D轉(zhuǎn)換器中。選用AD公司生產(chǎn)的AD9945，這是一種適合本系統(tǒng)CCD應(yīng)用的完整模擬信號(hào)處理器。該芯片最高采樣頻率為40 MHz，而本系統(tǒng)CCD信號(hào)頻率為1 MHz，完全能滿足本系統(tǒng)設(shè)計(jì)需要。同時(shí)它的信號(hào)鏈中包含相關(guān)雙采樣器(correlated double sample,CDS)，可以減小各種系統(tǒng)噪聲，包括復(fù)位噪聲、熱噪聲、1/f噪聲等。CDS原理[4,5]就是用2個(gè)采樣保持脈沖，其中一個(gè)為預(yù)采樣脈沖(SHP)，另一個(gè)為數(shù)據(jù)采樣脈沖(SHD)，對(duì)CCD輸出信號(hào)中的每個(gè)像素進(jìn)行先后2次采樣。當(dāng)預(yù)采樣脈沖有效時(shí)，先對(duì)每個(gè)像素中的浮置柵電平部分進(jìn)行一次預(yù)采樣并保持;當(dāng)數(shù)據(jù)采樣脈沖有效時(shí)，再對(duì)信號(hào)采樣并保持。2次采樣差即為真正的CCD視頻信號(hào)，工作原理如圖3所示。

圖3 相關(guān)雙采樣工作原理Fig 3 Working principle of CDS

同時(shí)AD 9945通過(guò)一個(gè)10位的串行數(shù)字接口編程設(shè)置CCD信號(hào)的增益，使設(shè)計(jì)簡(jiǎn)化。增益范圍為6～40 dB，增益調(diào)整的公式為VGA Gain(dB)=(VGA Code×0.035 dB)+5.3 dB。最后，CCD信號(hào)通過(guò)一個(gè)12位的A/D轉(zhuǎn)換器輸出，將模擬信號(hào)轉(zhuǎn)換為12 bit數(shù)字信號(hào)傳輸至FPGA內(nèi)建的FIFO中。

2.4 數(shù)字信號(hào)傳輸部分

為了使A/D轉(zhuǎn)換出來(lái)的數(shù)字信號(hào)能正確傳送至上位機(jī)，本系統(tǒng)在FPGA內(nèi)部建立異步FIFO來(lái)緩存數(shù)據(jù)。FIFO的存儲(chǔ)介質(zhì)為一塊雙端口RAM，由于經(jīng)過(guò)A/D轉(zhuǎn)換后的數(shù)字信號(hào)為12位，所以,異步FIFO設(shè)計(jì)成12位位寬。同時(shí)由于TCD1209D有2 048個(gè)像元，將RAM的深度設(shè)為2 k。CCD信號(hào)頻率為1 MHz，將寫(xiě)時(shí)鐘頻率設(shè)為1 MHz。串口傳輸速率設(shè)為9 600波特率，則FIFO讀時(shí)鐘頻率應(yīng)大于9 600/12 Hz，所以,將讀時(shí)鐘頻率也設(shè)置為1 MHz。當(dāng)寫(xiě)時(shí)鐘上升沿到來(lái)時(shí)，判斷寫(xiě)信號(hào)是否有效，寫(xiě)入一個(gè)12位數(shù)據(jù)到RAM中；當(dāng)讀時(shí)鐘脈沖上升沿到來(lái)時(shí)，判斷讀信號(hào)是否有效，若有效則從RAM中把一個(gè)12位數(shù)據(jù)讀出來(lái)。

數(shù)據(jù)從FIFO存儲(chǔ)器讀出后，進(jìn)入并口轉(zhuǎn)串口模塊，12位并行數(shù)據(jù)以串行方式傳遞給串口，再上傳至上位機(jī)軟件，顯示出衍射波形。

3 系統(tǒng)數(shù)據(jù)采集過(guò)程

電路板上電開(kāi)始后，先讓FPGA進(jìn)行初始化，其內(nèi)部建立的異步FIFO進(jìn)行復(fù)位。然后系統(tǒng)延時(shí)1 ms，因?yàn)锳D9945上電需要1 ms來(lái)復(fù)位。當(dāng)PC機(jī)向串口發(fā)送讀取數(shù)據(jù)的命令后，F(xiàn)PGA開(kāi)始產(chǎn)生CCD和AD驅(qū)動(dòng)信號(hào)，A/D轉(zhuǎn)換器不斷將轉(zhuǎn)換后的數(shù)據(jù)送到輸出口D0～D11。由于AD采樣后轉(zhuǎn)換輸出的數(shù)字信號(hào)要延時(shí)10個(gè)轉(zhuǎn)換周期，為了能準(zhǔn)確地寫(xiě)入FIFO，寫(xiě)信號(hào)要延時(shí)10個(gè)A/D轉(zhuǎn)換周期，即在A/D轉(zhuǎn)換信號(hào)的第11個(gè)周期時(shí)為寫(xiě)信號(hào)的第一個(gè)周期，這樣才能將數(shù)據(jù)寫(xiě)入到FIFO中[6]。

當(dāng)FIFO寫(xiě)入2 048個(gè)數(shù)據(jù)時(shí)，它會(huì)產(chǎn)生滿信號(hào)，此時(shí)FIFO停止寫(xiě)數(shù)據(jù)，等待下一次FPGA寫(xiě)使能信號(hào)來(lái)時(shí)才開(kāi)始寫(xiě)數(shù)據(jù)。當(dāng)FIFO數(shù)據(jù)讀完時(shí)，它會(huì)產(chǎn)生空信號(hào)，此時(shí)發(fā)送寫(xiě)使能信號(hào)，進(jìn)行下一幀數(shù)據(jù)傳輸。并轉(zhuǎn)串模塊將FIFO中讀取出來(lái)的數(shù)據(jù)通過(guò)串口發(fā)送到PC機(jī)，完成一次數(shù)據(jù)傳輸。數(shù)據(jù)傳送完一幀后，檢驗(yàn)串口是否有PC機(jī)讀取數(shù)據(jù)信號(hào)，進(jìn)入下一次循環(huán)狀態(tài)，如圖4所示。

圖4 數(shù)據(jù)采集流程圖Fig 4 Flow chart of data collection

4 系統(tǒng)測(cè)試與分析

本系統(tǒng)通過(guò)單縫衍射實(shí)驗(yàn)來(lái)驗(yàn)證系統(tǒng)的精確度和穩(wěn)定性。衍射現(xiàn)象分為兩大類：夫瑯禾費(fèi)衍射和菲涅耳衍射，本系統(tǒng)僅以夫瑯禾費(fèi)衍射 (即平行光衍射)來(lái)驗(yàn)證系統(tǒng)性能，衍射光強(qiáng)分布測(cè)試光路搭建如圖5所示。用He-Ne激光器做光源，激光經(jīng)過(guò)光強(qiáng)衰減器后，垂直照射在狹縫上，產(chǎn)生的衍射光垂直投射在線陣CCD上，經(jīng)過(guò)后續(xù)信號(hào)處理與傳輸模塊將數(shù)據(jù)上傳至PC機(jī)上顯示。調(diào)節(jié)光路時(shí)需注意：狹縫的寬度、狹縫距離CCD的距離、衍射光斑的清晰度和對(duì)稱性、衍射光斑和線陣CCD的平行度，這些因素都會(huì)對(duì)CCD接收衍射光強(qiáng)產(chǎn)生直接影響[7]。

圖5 夫瑯禾費(fèi)衍射光強(qiáng)分布測(cè)試光路Fig 5 Testing optical path of light intensity distribution of Fraunhofer diffraction

平行光照射在寬度為b的狹縫上發(fā)生衍射現(xiàn)象，衍射花樣為明暗相間的條紋，中央是最亮最寬的明條紋，兩側(cè)是對(duì)稱的明暗相間的條紋，寬度逐漸減小。衍射光平行照射在線陣CCD上，其光強(qiáng)分布規(guī)律為

I=I0sin2μ/μ2,μ=(πbsinφ)/λ,

(1)

式中b為狹縫寬度，λ為入射光波長(zhǎng)，φ為衍射角。當(dāng)-λ≤bsinφ≤λ時(shí)為中央明紋，光強(qiáng)I0為最大值；當(dāng)bsinφ=±(k+1/2)λ，k=1,2,3,…為各次級(jí)亮紋位置。代入式(1)可知，理論上0級(jí)、±1級(jí)光強(qiáng)比為1︰0.045 08。

圖6為單縫衍射實(shí)驗(yàn)中測(cè)得的衍射光強(qiáng)分布，圖中橫坐標(biāo)為CCD像元坐標(biāo)，縱坐標(biāo)為每個(gè)相元輸出的電壓值。從圖上可以清晰地看到±4級(jí)衍射光，暗電流加雜散光引起的噪聲電壓大小為0.02 V。通過(guò)計(jì)算得出0級(jí)與±1級(jí)光強(qiáng)比為0.045 45，與理論值的誤差為0.82 %，說(shuō)明本系統(tǒng)噪聲抑制的較好，精度較高。

圖6 單縫衍射光強(qiáng)分布實(shí)驗(yàn)數(shù)據(jù)Fig 6 Experimental data of light intensity distribution of single slit diffraction

5 結(jié) 論

基于FPGA設(shè)計(jì)的CCD測(cè)量系統(tǒng)，取代了以往設(shè)計(jì)中基于CPLD和單片機(jī)的測(cè)量系統(tǒng)，利用FPGA的多種優(yōu)勢(shì)，提高了系統(tǒng)的集成度和可靠性。同時(shí)本系統(tǒng)對(duì)噪聲進(jìn)行了較好的處理，大大提高了系統(tǒng)精度。本系統(tǒng)還可以拓展到其它應(yīng)用中，例如:無(wú)接觸測(cè)量尺寸、位移測(cè)量等，當(dāng)換用信號(hào)頻率更高的CCD時(shí)，還可以將本系統(tǒng)運(yùn)用到無(wú)接觸振動(dòng)測(cè)量中。

[1] 王慶有.CCD應(yīng)用技術(shù)[M].天津:天津大學(xué)出版社,2000:30-45.

[2] 王 鑫,陳 驥,曹久大,等.線陣CCD高速數(shù)據(jù)采集與實(shí)時(shí)處理系統(tǒng)[J].光電子· 激光,2008,19(2):174-177.

[3] 浦國(guó)斌,張 濤,范志永.基于USB 2.0接口的CCD數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].微計(jì)算機(jī)信息,2008,24(12-1):74-75.

[4] 程鵬飛,顧明劍,王模昌.CCD視頻信號(hào)處理電路設(shè)計(jì)[J].科學(xué)技術(shù)與工程,2006,24(6): 3847-3850.

[5] 王華偉,劉 波,曹劍中.CCD信號(hào)處理電路設(shè)計(jì)研究[J].科學(xué)技術(shù)與工程,2007,16(7):4153-4156.

[6] 陶純匡,尹 剛,汪 濤.基于ARM和FPGA的CCD低噪聲測(cè)量系統(tǒng)的設(shè)計(jì)[J].電子測(cè)量技術(shù),2010,33(3):64-71.

[7] 潘華錦,張 麗,馬春庭.利用CCD測(cè)量單縫衍射的光強(qiáng)分布[J].計(jì)量與測(cè)試技術(shù),2009,36(3):57-58.

Design of low-noise CCD measuring system based on FPGA*

XIA Zhen-zhen, WANG Tao, ZHANG Jun

(School of Physics,Chongqing University,Chongqing 401331,China)

In order to improve the precision and integration of one dimension CCD non-contact measurement system, a system based on FPGA device is designed.Through low pass filtering and correlated double sampling technology process,CCD signal noise is reduced.After analog signal is converted to 12 bit digital signal,it is transfered to FIFO memory embedded into FPGA,which enhances integration and stability of system.Driving schedule generator is described with Verilog HDL.Besides,a single slit Fraunhofer diffraction experiment is conducted to validate reliability and precision of the system,experiment demonstrates that the system is reliable and the precision reaches 0.82 %.

CCD；FPGA；low pass filtering；correlated double sampling

2013—10—08

中央高?；究蒲袠I(yè)務(wù)費(fèi)資助項(xiàng)目(0233005205010)

TP 216

A

1000—9787(2014)04—0087—03

夏真珍(1988-)，女，安徽銅陵人，碩士研究生，主要研究方向?yàn)镕PGA嵌入式開(kāi)發(fā)。