李自國 楊智勇 陸巍巍

(1.91515部隊(duì) 三亞 572016)(2.海軍航空工程學(xué)院研究生管理大隊(duì) 煙臺(tái) 264001) (3.海軍航空工程學(xué)院七系 煙臺(tái) 264001)

基于總線及BST的彈載計(jì)算機(jī)可測(cè)試性設(shè)計(jì)*

李自國1,2楊智勇3陸巍巍3

(1.91515部隊(duì) 三亞 572016)(2.海軍航空工程學(xué)院研究生管理大隊(duì) 煙臺(tái) 264001) (3.海軍航空工程學(xué)院七系 煙臺(tái) 264001)

為了提高彈載計(jì)算機(jī)的可測(cè)試性,采用MTM測(cè)試總線及BST技術(shù)對(duì)其PCB板進(jìn)行重新設(shè)計(jì),經(jīng)重新設(shè)計(jì)后的彈載計(jì)算機(jī)系統(tǒng)具有良好的可測(cè)試性,可以及時(shí)、快速、準(zhǔn)確地檢測(cè)與隔離故障,縮短故障檢測(cè)與隔離時(shí)間,進(jìn)而減少維修時(shí)間,降低系統(tǒng)維護(hù)成本,提高可靠性。

彈載計(jì)算機(jī); 可測(cè)試性; 邊界掃描; MTM測(cè)試總線

Class Number TP271+.5

1 引言

國內(nèi)現(xiàn)用的彈載計(jì)算機(jī)大多由多塊印刷電路板(PCB)構(gòu)成。隨著PCB板上所采用的高集成度、高封裝、尺寸小的集成電路越來越多,測(cè)試越來越困難,傳統(tǒng)的測(cè)試方法已無法對(duì)其進(jìn)行高覆蓋率的測(cè)試。為了便于測(cè)試,通常采用可測(cè)試性設(shè)計(jì)。對(duì)整個(gè)計(jì)算機(jī)的設(shè)計(jì)也應(yīng)當(dāng)這樣,才可能使測(cè)試問題簡(jiǎn)化,這一點(diǎn)對(duì)于彈載計(jì)算機(jī)設(shè)計(jì)尤為重要[1]。

2 測(cè)試性設(shè)計(jì)技術(shù)概述

2.1 測(cè)試性設(shè)計(jì)

測(cè)試性設(shè)計(jì)是指在系統(tǒng)、分系統(tǒng)、設(shè)備、組件和部件的設(shè)計(jì)過程中,通過綜合考慮并實(shí)現(xiàn)測(cè)試的可控性和可觀測(cè)性、初始化與可達(dá)性、嵌入式測(cè)試(BIT)以及和外部測(cè)試設(shè)備兼容等,達(dá)到測(cè)試性要求的設(shè)計(jì)過程[2]。常用的測(cè)試性設(shè)計(jì)技術(shù)主要有內(nèi)建自測(cè)試(BIST)、邊界掃描測(cè)試、隨機(jī)掃描測(cè)試、測(cè)試總線技術(shù)。前三種測(cè)試技術(shù)提供了測(cè)試的方法,測(cè)試總線技術(shù)提高了測(cè)試的效率。

2.2 邊界掃描測(cè)試技術(shù)

隨著微電子技術(shù)、微封裝技術(shù)和印制板制造技術(shù)的不斷發(fā)展,印制電路板變得越來越小,密度越來越大,復(fù)雜程度越來越高,使用萬用表、示波器測(cè)試芯片的傳統(tǒng)“探針”方法已不能滿足要求。20世紀(jì)80年代,聯(lián)合測(cè)試行動(dòng)組(Joint Test Action Group,JTAG)起草了邊界掃描測(cè)試(Boundary Scan Testing,BST)技術(shù)規(guī)范,并在1990年被批準(zhǔn)為IEEE標(biāo)準(zhǔn)1149.1-1990規(guī)定,簡(jiǎn)稱JTAG標(biāo)準(zhǔn)[3]。該規(guī)范提供了有效測(cè)試引線間隔致密的電路板上元器件的能力。

邊界掃描技術(shù)中的“邊界”是指測(cè)試電路被設(shè)置在集成電路器件功能邏輯電路的四周,位于靠近器件輸入、輸出引腳的邊界處。所謂“掃描”是指連接器件各輸入、輸出引腳的測(cè)試電路實(shí)際上是一個(gè)串行移位寄存器,這種串行移位寄存器被稱為“掃描路徑”,沿著這條路徑可輸入由“1”和“0”組成的各種編碼,對(duì)電路進(jìn)行“掃描”式檢測(cè),從輸出結(jié)果判斷其是否正確[4～5]。邊界掃描測(cè)試結(jié)構(gòu)如圖1所示。

圖1 邊界掃描結(jié)構(gòu)

其中:TCK為測(cè)試時(shí)鐘輸入、TMS為測(cè)試模式選擇、TDI為測(cè)試數(shù)據(jù)輸入、TDO為測(cè)試數(shù)據(jù)輸出、TRST為測(cè)試復(fù)位

邊界掃描測(cè)試有兩大優(yōu)點(diǎn):一個(gè)是方便芯片的故障定位,迅速準(zhǔn)確地測(cè)試兩個(gè)芯片管腳的連接是否可靠,提高測(cè)試檢驗(yàn)效率;另一個(gè)是,具有JTAG接口的芯片,內(nèi)置一些預(yù)先定義好的功能模式,通過邊界掃描通道使芯片處于某個(gè)特定的功能模式,以提高系統(tǒng)控制的靈活性和方便系統(tǒng)設(shè)計(jì)。

2.3 MTM測(cè)試總線技術(shù)

MTM總線是具有多站點(diǎn)拓?fù)浣Y(jié)構(gòu)的同步串行背板總線。MTM總線由四根必需的和一根可選的信號(hào)線組成,采用主從通信規(guī)約,如圖2所示?？偩€設(shè)計(jì)時(shí)只允許有一個(gè)主模塊,不過對(duì)于配置為容錯(cuò)工作方式的總線,總線控制權(quán)可以移交給備份主模塊。在這種總線體系中,存在三種類型模塊:主模塊、備份主模塊(具有主模塊功能的從模塊)、從模塊。不論哪種類型模塊,模塊地址都由8位二進(jìn)制數(shù)表示,可以分為250個(gè)普通模塊地址和一個(gè)廣播地址、四個(gè)分組廣播地址、一個(gè)記憶缺失地址,允許最多250個(gè)從模塊同時(shí)掛在該總線上[6～7]。

圖2 MTM總線結(jié)構(gòu)示意圖

其中:MMD為模塊數(shù)據(jù)信號(hào)線、MSD為從模塊數(shù)據(jù)信號(hào)線、MCTL為主模塊控制信號(hào)線、MPR為暫停請(qǐng)求信號(hào)線、MCLK為時(shí)鐘信號(hào)線

MTM總線是主從分布式通信系統(tǒng),主模塊通過發(fā)送頭包,啟動(dòng)與從模塊進(jìn)行信息交換。主從模塊間的信息傳遞由各自的鏈路層狀態(tài)機(jī)控制。

3 彈載計(jì)算機(jī)的可測(cè)試性設(shè)計(jì)分析

3.1 單鏈板級(jí)測(cè)試

在進(jìn)行彈載計(jì)算機(jī)設(shè)計(jì)時(shí),可以盡可能地運(yùn)用邊界掃描測(cè)試技術(shù)進(jìn)行可測(cè)試性設(shè)計(jì)。最理想的情況是待設(shè)計(jì)電路板上用到的器件都具有邊界掃描結(jié)構(gòu),都是邊界掃描器件,只需將它們的TDI和TDO首尾相接構(gòu)成菊花鏈,然后共用TMS和TCK信號(hào),該連接方法被稱作單鏈板級(jí)測(cè)試。單鏈板級(jí)測(cè)試可實(shí)現(xiàn)在電路板上串行互連多個(gè)具有JTAG功能的IC(集成電路Integrated Circuit),形成一個(gè)多IC的邊界掃描鏈,TDI和TDO串行連接,板上IC共同組成一個(gè)JTAG鏈;亦可用于對(duì)單個(gè)IC、板上IC、IC間通路、板與板間通路進(jìn)行測(cè)試。現(xiàn)階段,并不是所有的芯片都具有邊界掃描結(jié)構(gòu)體系,某些非邊界掃描結(jié)構(gòu)芯片在電路板設(shè)計(jì)時(shí)必須采用,這就為電路板的可測(cè)試性設(shè)計(jì)帶來了挑戰(zhàn)。目前由于掃描器件和非邊界掃描器件混合組裝的電路板測(cè)試問題仍是板級(jí)可測(cè)試性設(shè)計(jì)研究的關(guān)鍵問題[8～9]。針對(duì)上述情況,可將非邊界掃描電路用掃描電路完全包圍,利用邊界掃描器件的掃描結(jié)構(gòu)實(shí)現(xiàn)一個(gè)和多個(gè)的掃描鏈路,使板中每一內(nèi)部點(diǎn)都具有可控制性和可觀察性,從而實(shí)現(xiàn)完全的掃描鏈路測(cè)試。這些附加掃描結(jié)構(gòu)主要通過以下兩種方法獲得:

1) 邊界掃描器件法:在進(jìn)行電路板的可測(cè)性設(shè)計(jì)時(shí),盡可能選用同功能的帶有邊界掃描結(jié)構(gòu)體系的器件置換原非邊界掃描器件,從而使其所在電路板包含邊界掃描結(jié)構(gòu),實(shí)現(xiàn)電路板內(nèi)部所有結(jié)點(diǎn)的可控和可觀測(cè)。

2) 邊界掃描結(jié)構(gòu)置入法:利用掃描器件的邊界掃描單元實(shí)現(xiàn)對(duì)非邊界掃描電路的可控又可測(cè)的方法。通過待測(cè)非邊界掃描器件周圍的邊界掃描器件提供的測(cè)試通道,實(shí)現(xiàn)測(cè)試矢量加載和測(cè)試響應(yīng)數(shù)據(jù)的讀取。如圖3所示,如果不考慮此PCB設(shè)計(jì)的可測(cè)性問題,圖中的3#器件(具有邊界掃描結(jié)構(gòu)體系的線驅(qū)動(dòng)芯片)是不存在的,同時(shí)6#,8#器件是同功能的非邊界掃描芯片。因此,該P(yáng)CB上面就有2#,4#,6#,7#,8#器件是不具有邊界掃描體系結(jié)構(gòu)的芯片,那么此PCB上的一些網(wǎng)絡(luò)節(jié)點(diǎn)就不具有可控性和可觀測(cè)性。這勢(shì)必為板級(jí)測(cè)試、故障診斷帶來相當(dāng)大的困難。

圖3 單鏈板級(jí)可測(cè)試設(shè)計(jì)

為了PCB測(cè)試方便,節(jié)約測(cè)試成本,在設(shè)計(jì)滿足要求功能的PCB的時(shí)候就應(yīng)該考慮設(shè)計(jì)的可測(cè)性。第一,在不具有邊界掃描結(jié)構(gòu)體系的2#,4#之間增加一具有邊界掃描結(jié)構(gòu)體系的驅(qū)動(dòng)芯片(3#器件);第二,將6#,8#用相同功能且具有邊界掃描結(jié)構(gòu)體系的器件替換,使用帶有邊界掃描結(jié)構(gòu)體系的器件包圍非邊界掃描器件。這樣既不改變?cè)须娐返墓δ?又能很好地解決了電路板原先一些節(jié)點(diǎn)的可測(cè)性問題,使板上所有節(jié)點(diǎn)網(wǎng)絡(luò)都能通過邊界掃描通道而變得可控和可觀測(cè)。

3.2 多鏈板級(jí)測(cè)試

單鏈板級(jí)測(cè)試要求板上掃描鏈路覆蓋所有JTAG的IC,適用板上IC數(shù)量不多時(shí)的情況。當(dāng)板上IC數(shù)量多,掃描鏈路很長(zhǎng)時(shí)會(huì)帶來掃描時(shí)間長(zhǎng),因此多IC電路板多用多鏈路測(cè)試,如圖4所示。

圖4 具有多個(gè)邊界掃描鏈的板級(jí)測(cè)試

多鏈路邊界掃描,通過地址掃描端口和多端口分配器共享板上MTM總線接口,可根據(jù)電路板上功能和IC不同劃分多個(gè)邊界掃描鏈路,對(duì)每個(gè)鏈路分配不同的掃描碼,針對(duì)性強(qiáng),單個(gè)鏈路中編碼設(shè)計(jì)簡(jiǎn)單。但鏈路與鏈路間通路測(cè)試結(jié)構(gòu)復(fù)雜,多鏈路協(xié)同測(cè)試的設(shè)計(jì)要求不低于板級(jí)與板級(jí)間通路測(cè)試要求。

4 彈載計(jì)算機(jī)可測(cè)試性設(shè)計(jì)

4.1 采用單鏈板級(jí)測(cè)試技術(shù)的彈載計(jì)算機(jī)設(shè)計(jì)

根據(jù)單鏈板級(jí)測(cè)試可測(cè)試性設(shè)計(jì)思想,使用IEEE 1149.1總線將彈上計(jì)算機(jī)所有模塊/電路板的掃描鏈?zhǔn)孜策B接成菊狀鏈,整個(gè)系統(tǒng)對(duì)外只呈現(xiàn)一個(gè)測(cè)試接口;將IEEE1149.1總線的四條信號(hào)線——TDI、TDO、TCK、TMS分布在底板上;將前一個(gè)電路板的TDO與下一個(gè)電路板的TDI相連,如圖5所示。

圖5 采用單鏈板級(jí)測(cè)試技術(shù)的彈載計(jì)算機(jī)設(shè)計(jì)

依據(jù)此構(gòu)成方案進(jìn)行系統(tǒng)測(cè)試時(shí)候,需要底板上的每個(gè)插槽中都要有電路板,如果某處有一個(gè)槽是空的,那么菊狀鏈路斷開,彈載計(jì)算機(jī)將是不可測(cè)的。并且,長(zhǎng)的掃描鏈路需要長(zhǎng)的邊界掃描測(cè)試向量,這樣的測(cè)試向量不僅難以產(chǎn)生,而且使用這些測(cè)試向量進(jìn)行測(cè)試時(shí)也需要較長(zhǎng)的時(shí)間。

4.2 采用MTM測(cè)試總線結(jié)合邊界掃描技術(shù)的彈載計(jì)算機(jī)設(shè)計(jì)

使用MTM測(cè)試總線結(jié)合邊界掃描技術(shù)則可以實(shí)現(xiàn)層次化測(cè)試結(jié)構(gòu),該結(jié)構(gòu)采用多級(jí)測(cè)試維護(hù)總線,構(gòu)成了芯片級(jí)、板級(jí)、子系統(tǒng)級(jí)、系統(tǒng)級(jí)的層次化測(cè)試結(jié)構(gòu),整個(gè)系統(tǒng)對(duì)外只呈現(xiàn)一個(gè)測(cè)試接口[10],如圖6所示。

圖6 采用MTM測(cè)試總線結(jié)合邊界掃描技術(shù)的彈載計(jì)算機(jī)設(shè)計(jì)

圖6中主、從模塊以及底板上的MTM測(cè)試總線都是在不破壞該系統(tǒng)原有邏輯功能的基礎(chǔ)上為了解決系統(tǒng)的可測(cè)性問題而引入的。在設(shè)計(jì)過程中,只需要在系統(tǒng)底板上設(shè)計(jì)額外的MTM測(cè)試總線以及插槽,然后嵌入現(xiàn)成的封裝好的主、從模塊即可。MTM主模塊控制器主要作用是鏈路層協(xié)議解析和微控制器接口,從控制器的作用主要是從模塊接口和控制邊界掃描鏈路。整個(gè)彈上計(jì)算機(jī)系統(tǒng)對(duì)外只呈現(xiàn)一個(gè)用于測(cè)試的接口,進(jìn)行系統(tǒng)測(cè)試的時(shí)候,此接口通過USB、RS232、1553B或其它總線接口與測(cè)試設(shè)備通信,測(cè)試設(shè)備上運(yùn)行與各主從模塊配套的系統(tǒng)測(cè)試軟件。

5 結(jié)語

對(duì)彈載計(jì)算機(jī)利用MTM測(cè)試總線結(jié)合邊界掃描技術(shù)進(jìn)行設(shè)計(jì)后,具有以下優(yōu)點(diǎn):

1) 可擴(kuò)展性好

分布式測(cè)試采用開放式總線結(jié)構(gòu),具有良好的可擴(kuò)展性。若增加系統(tǒng)模塊,僅需對(duì)主控軟件進(jìn)行簡(jiǎn)單的修改或調(diào)整,而不需要改變測(cè)試系統(tǒng)的其他硬件結(jié)構(gòu)。此外,將某個(gè)單元模塊從系統(tǒng)中移出也不會(huì)影響系統(tǒng)的整體測(cè)試。

2) 簡(jiǎn)化測(cè)試向量

由于采用尋址的方式,要對(duì)某個(gè)從模塊進(jìn)行測(cè)試,只需發(fā)送地址命令選中該從模塊,再送測(cè)試向量。并不需要為了測(cè)試某一模塊,而掃描所有模塊。所以可以大大簡(jiǎn)化用于測(cè)試的向量。

3) 加快測(cè)試速度

采用分布式測(cè)試策略,各模塊可以并行地進(jìn)行測(cè)試,從而可以大大減少整個(gè)系統(tǒng)的測(cè)試時(shí)間。

4) 提高維修性

由于各模塊的功能相對(duì)獨(dú)立,在維修過程中可以利用備辦模塊直接替代相同功能的故障模塊,從而加快了系統(tǒng)的維修。

經(jīng)此設(shè)計(jì)的彈載計(jì)算機(jī)系統(tǒng)具有良好的可測(cè)試性?？梢约皶r(shí)、快速、準(zhǔn)確地檢測(cè)與隔離故障,縮短故障檢測(cè)與隔離時(shí)間,進(jìn)而減少維修時(shí)間,降低系統(tǒng)維護(hù)成本,提高可靠性。

[1] 沈緒榜.彈(箭)載計(jì)算機(jī)[M].北京:宇航出版社,32-33.

[2] 韓國泰.改進(jìn)目前測(cè)試性設(shè)計(jì)的若干建議[J].測(cè)控技術(shù),2003,22(11).

[3] 潘小龍.基于邊界掃描技術(shù)的測(cè)試系統(tǒng)的研究與應(yīng)用[D].南京:南京航空航天大學(xué),2008.

[4] 劉九洲,王健.邊界掃描技術(shù)發(fā)展綜述[J].電光與控制,2013,2(20).

[5] 趙紅軍,楊日杰,崔坤林,等.邊界掃描測(cè)試技術(shù)的原理及其應(yīng)用[J].測(cè)控技術(shù),2005(11):20-24.

[6] IEEE Std 1149.4-1999: IEEE Standard for Mixed_signal Test Bus[S]. IEEE Computer Society,1999,6.

[7] IEEE Std 1149.6 TM: IEEE Standard for Boundary-Scan Testing of Advanced Digital Networks[S]. IEEE Computer Society,2003,7.

[8] 張樂.基于邊界掃描的板級(jí)測(cè)試方法研究與應(yīng)用[D].南京:南京理工大學(xué),2012.

[9] 代桃.多板卡電子系統(tǒng)的可測(cè)試性設(shè)計(jì)與實(shí)現(xiàn)[D].長(zhǎng)沙:電子科技大學(xué),2011.

[10] 王帥.通用型MTM總線主模塊控制器的設(shè)計(jì)與實(shí)現(xiàn)[J].測(cè)控技術(shù),2012,31(8):63-67.

Testability Design of Missile Onboard Computer Based on Bus and BST

LI Zifuo1,2YANG Zhiyong3LU Weiwei3

(1. No. 91515 Troops of PLA, Sanya 572016) (2. Postgraduate Team Brigade, Naval Aeronautical Engineering Institute, Yantai 264001) (3. Department 7, Naval Aeronautical Engineering Institute, Yantai 264001)

In order to raise the testability of missile onboard computer, MTM test bus and BST technology is used to redesign it PCB board. The redesigned computer system has a good testability, and can accomplish fault detection and isolation timely, fast and accurately, shortening the time of fault detection and isolation, and reducing the maintenance time and cost of the system, and improving the reliability of the system.

missile onboard computer, testability, boundary scan, MTM test bus

2014年6月6日,

2014年7月23日

李自國,男,工程師,研究方向:控制工程。楊智勇,男,博士,講師,研究方向:控制與測(cè)試。陸巍巍,男,講師,研究方向:電子測(cè)試。

TP271+.5

10.3969/j.issn1672-9730.2014.12.045