廖炎光

摘 要：主要介紹了單片機(jī)與PT6964LED顯示驅(qū)動(dòng)芯片在應(yīng)用中的幾種抗干擾措施。

關(guān)鍵詞：電磁兼容；EFT；單片機(jī)；干擾信號(hào)

中圖分類號(hào)：TN11+1 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：2095-6835（2014）07-0005-02

1 PT6964芯片介紹

PT6964 是一種帶鍵盤掃描接口的LED（發(fā)光二極管顯示器）驅(qū)動(dòng)控制專用電路，內(nèi)部集成有MCU 數(shù)字接口、數(shù)據(jù)鎖存器、LED 高壓驅(qū)動(dòng)、鍵盤掃描等電路，它被廣泛應(yīng)用于各種家電產(chǎn)品的顯示屏上。

2 EMC及EFT概念

電磁兼容（EMC）是指電子、電氣系統(tǒng)/設(shè)備和裝置在預(yù)定的電磁環(huán)境和設(shè)定的安全界限內(nèi)，在設(shè)計(jì)的性能水平工作時(shí)不會(huì)因?yàn)殡姶鸥蓴_而引起不可接受的功能降級(jí)。

電磁兼容所說(shuō)的EFT（電快速瞬變脈沖群，如圖1）是由切換感性負(fù)載而產(chǎn)生，干擾脈沖是斷續(xù)性的，一般具有較高的干擾電壓、較快速的脈沖上升時(shí)間和較寬的頻譜范圍。

3 EFT干擾導(dǎo)致設(shè)備失效的機(jī)理

根據(jù)國(guó)外學(xué)者對(duì)脈沖群干擾造成設(shè)備失效的機(jī)理研究可知，單個(gè)脈沖的能量較小，不會(huì)引發(fā)設(shè)備故障。但是，脈沖群干擾信號(hào)會(huì)對(duì)設(shè)備線路的結(jié)電容充電，當(dāng)上面的能量積累到一定程度后，可能會(huì)引起線路（乃至系統(tǒng)）的誤動(dòng)作。因此，線路出錯(cuò)是有時(shí)間過(guò)程的，而且具有一定的偶然性（不能保證間隔多長(zhǎng)時(shí)間線路一定出錯(cuò)，特別是當(dāng)試驗(yàn)電壓達(dá)到臨界點(diǎn)附近時(shí)）。

受EFT干擾，可按以下測(cè)試結(jié)果對(duì)LED顯示屏進(jìn)行判斷：①2 kV測(cè)試，顯示屏顯示正常，沒有任何異常，判定為合格；②2 kV測(cè)試，顯示屏有閃爍或死機(jī)現(xiàn)象，判定為不合格；③3 kV測(cè)試，顯示屏有輕微閃爍現(xiàn)象，雖然會(huì)發(fā)生死機(jī)的現(xiàn)象，但能自動(dòng)復(fù)位，判定為合格；④3 kV測(cè)試，顯示屏死機(jī)不能自動(dòng)復(fù)位，判定為不合格。

要注意的是：不同的公司對(duì)產(chǎn)品有不同的判定規(guī)則和測(cè)試等級(jí)，以上為其中一個(gè)判定例子。

4 解決EFT抗干擾問(wèn)題的方法

4.1 增強(qiáng)電源輸入抗干擾能力

根據(jù)ETT測(cè)試標(biāo)準(zhǔn)提供的實(shí)驗(yàn)設(shè)置圖可知，EFT干擾實(shí)際上是共模干擾，由此在解決電源輸入端的EFT干擾可采取加共模電感和Y電容的方式進(jìn)行處理，這樣可以在源頭有效地將干擾濾除。

4.2 優(yōu)化印制線路板的布線

對(duì)優(yōu)化線路板的布板設(shè)計(jì)，在很多文章中都有闡述，比如合理調(diào)整元件布局，縮短布線長(zhǎng)度；加大布線間隙，減少線之間的干擾；合理分布復(fù)位線、時(shí)鐘線、地線、電源線和信號(hào)線的放置等，本文就不再重復(fù)敘述了。在實(shí)際布板中，除了要遵循以上布板方法外，結(jié)合本文關(guān)于PT6964 LED顯示芯片的實(shí)際應(yīng)用例子，以下布板方法可以有效解決EFT干擾問(wèn)題：①芯片電源PIN21對(duì)地之間接104瓷片電容，可有效防止電源干擾信號(hào)進(jìn)入芯片，并且104電容必須盡可能靠近芯片電源VDD.②修改PIN1下拉振蕩電阻，使芯片振蕩頻率與串行數(shù)據(jù)信號(hào)的最高頻率匹配。③芯片串行信號(hào)（DATA，CLK，STB）需要提供+5 V的上拉電阻，用于提供串行信號(hào)驅(qū)動(dòng)電流。如果上拉電阻太大，會(huì)降低串行信號(hào)的抗干擾能力，采用1～5 K的上拉電阻比較合適，具體方案在實(shí)際測(cè)試中確定。④芯片串行端口對(duì)地并上一個(gè)0.001 uF（101）瓷片電容，可以有效濾除EFT干擾從上拉電阻導(dǎo)入或空間輻射進(jìn)入端口。具體實(shí)施時(shí)，101電容的接地點(diǎn)需要注意：在圖2布線中，101電容C1，C2，C3接地經(jīng)左邊大環(huán)路接地與單片機(jī)部分的接地點(diǎn)；實(shí)際2 kV/EFT測(cè)試時(shí)，LED顯示屏亂閃爍，比如將101電容C1，C2，C3接地就近接到PT6964芯片的接地點(diǎn)；4 kV/EFT測(cè)試時(shí)，顯示屏未出現(xiàn)閃爍現(xiàn)象。

4.3 連接導(dǎo)線的處理

由于產(chǎn)品結(jié)構(gòu)的原因，部分配置PT6964芯片的顯示屏和單片機(jī)時(shí)分置在兩塊PCB板上，中間以比較長(zhǎng)的導(dǎo)線連接，這種電磁干擾除了經(jīng)過(guò)導(dǎo)線傳導(dǎo)的脈沖群干擾之外，還有電源導(dǎo)線耦合到顯示屏連接線上的干擾。處理這類干擾比較好的方法是顯示屏連接線使用屏蔽線，將屏蔽層一端接地，但是，使用屏蔽線會(huì)增加產(chǎn)品成本，所以，通常采用另一種方法，就是調(diào)整產(chǎn)品機(jī)箱內(nèi)部導(dǎo)線捆扎位置，使信號(hào)線遠(yuǎn)離交流電源線和其他功率器件的電源線，并通過(guò)實(shí)驗(yàn)來(lái)確認(rèn)捆扎位置是否合適。

4.4 程序優(yōu)化設(shè)計(jì)

EFT干擾信號(hào)從PT6964串行端口進(jìn)入芯片，可能會(huì)出現(xiàn)的問(wèn)題就是PT6964把干擾信號(hào)誤判斷為芯片的控制命令，執(zhí)行錯(cuò)誤的命令動(dòng)作，這樣顯示屏就會(huì)出現(xiàn)閃爍、忽明忽暗，甚至死機(jī)等現(xiàn)象。要解決這些顯示問(wèn)題，可從軟件方面進(jìn)行處理。

在每次單片機(jī)發(fā)送數(shù)據(jù)時(shí)，都對(duì)PT6964進(jìn)行初始化，時(shí)間間隔在50 ms左右。這樣，就算EFT干擾信號(hào)修改了PT6964的命令設(shè)置和寄存器內(nèi)容，在很短的時(shí)間內(nèi)也可以將PT6964的命令設(shè)置改回來(lái)，使用者也不會(huì)察覺到芯片曾經(jīng)受到干擾。

Void PT6964 init（void） //PT6964初始化程序

{

SetCs（ ）；

PT6964 command（PT6964 MODE）；

SetCs（ ）；

PT6964 command（PT6964 DATA）；

SetCs（ ）；

PT6964 command（PT6964 ADDRESS）；

NOP（ ）；

NOP（ ）；

}

CLK時(shí)鐘信號(hào)、DIO數(shù)據(jù)信號(hào)控制可多加幾個(gè)NOP（空指令），使PT6964有充足的時(shí)間來(lái)處理命令字節(jié)。這樣做，對(duì)提高抗干擾也有一定的作用。

void delayus（ ） //4個(gè)時(shí)鐘周期的延時(shí)

{

NOP（）；

NOP（）；

NOP（）；

NOP（）；

}

Void PT6964 command（u6 command temp）

{

SetCs（ ）；

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

ClrCs（ ）；

NOP（ ）； //增加2時(shí)鐘周期延時(shí)

NOP（ ）；

PT6964_write（command_temp）；

NOP（ ）； //增加2時(shí)鐘周期延時(shí)

NOP（ ）；

}

Void PT6964_write（u8 data_temp）

{

u8 bigit；

bigit=8；

for（ ； bigit！=0； bigit--）

{

ClrWr（ ）；

if（（data_temp&0x01）==0）

{

ClrData（ ）；

}

else

{

SetData（ ）；

}

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

SetWr（ ）；

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

data_temp = （data_temp>>1）；

}

}

5 解決措施

對(duì)一個(gè)電子、電氣產(chǎn)品來(lái)說(shuō)，在設(shè)計(jì)階段就應(yīng)該考慮其電磁兼容性，這樣可以將產(chǎn)品在生產(chǎn)階段出現(xiàn)電磁兼容問(wèn)題的可能性降到最低，但最終要通過(guò)電磁兼容測(cè)試來(lái)檢驗(yàn)其電磁兼容標(biāo)準(zhǔn)是否符合，具體的措施是：①優(yōu)化PCB板布線是提升抗干擾性能最有效的措施，設(shè)計(jì)、開發(fā)時(shí)應(yīng)優(yōu)先考慮；②合理使用旁路電容，單片機(jī)與顯示芯片之間的距離很短也要在串行線上加旁路電容；③在成本允許的情況下，在電源輸入端增加共模電感和Y電容；④如果產(chǎn)品已經(jīng)量產(chǎn)，可以優(yōu)化程序，整理信號(hào)引線的扎線位置，但最終的解決方法還是要利用第①②點(diǎn)來(lái)徹底解決。

參考文獻(xiàn)

[1]Mark i.montrose.電磁兼容的印制電路板設(shè)計(jì)[M].第2版.北京：機(jī)械工業(yè)出版社，2008.

[2]鄭詩(shī)衛(wèi).印制線路板排版設(shè)計(jì)[M].北京：科學(xué)技術(shù)文獻(xiàn)出版社，1983.

〔編輯：白潔〕

NOP（）；

NOP（）；

NOP（）；

NOP（）；

}

Void PT6964 command（u6 command temp）

{

SetCs（ ）；

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

ClrCs（ ）；

NOP（ ）； //增加2時(shí)鐘周期延時(shí)

NOP（ ）；

PT6964_write（command_temp）；

NOP（ ）； //增加2時(shí)鐘周期延時(shí)

NOP（ ）；

}

Void PT6964_write（u8 data_temp）

{

u8 bigit；

bigit=8；

for（ ； bigit！=0； bigit--）

{

ClrWr（ ）；

if（（data_temp&0x01）==0）

{

ClrData（ ）；

}

else

{

SetData（ ）；

}

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

SetWr（ ）；

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

data_temp = （data_temp>>1）；

}

}

5 解決措施

對(duì)一個(gè)電子、電氣產(chǎn)品來(lái)說(shuō)，在設(shè)計(jì)階段就應(yīng)該考慮其電磁兼容性，這樣可以將產(chǎn)品在生產(chǎn)階段出現(xiàn)電磁兼容問(wèn)題的可能性降到最低，但最終要通過(guò)電磁兼容測(cè)試來(lái)檢驗(yàn)其電磁兼容標(biāo)準(zhǔn)是否符合，具體的措施是：①優(yōu)化PCB板布線是提升抗干擾性能最有效的措施，設(shè)計(jì)、開發(fā)時(shí)應(yīng)優(yōu)先考慮；②合理使用旁路電容，單片機(jī)與顯示芯片之間的距離很短也要在串行線上加旁路電容；③在成本允許的情況下，在電源輸入端增加共模電感和Y電容；④如果產(chǎn)品已經(jīng)量產(chǎn)，可以優(yōu)化程序，整理信號(hào)引線的扎線位置，但最終的解決方法還是要利用第①②點(diǎn)來(lái)徹底解決。

參考文獻(xiàn)

[1]Mark i.montrose.電磁兼容的印制電路板設(shè)計(jì)[M].第2版.北京：機(jī)械工業(yè)出版社，2008.

[2]鄭詩(shī)衛(wèi).印制線路板排版設(shè)計(jì)[M].北京：科學(xué)技術(shù)文獻(xiàn)出版社，1983.

〔編輯：白潔〕

NOP（）；

NOP（）；

NOP（）；

NOP（）；

}

Void PT6964 command（u6 command temp）

{

SetCs（ ）；

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

ClrCs（ ）；

NOP（ ）； //增加2時(shí)鐘周期延時(shí)

NOP（ ）；

PT6964_write（command_temp）；

NOP（ ）； //增加2時(shí)鐘周期延時(shí)

NOP（ ）；

}

Void PT6964_write（u8 data_temp）

{

u8 bigit；

bigit=8；

for（ ； bigit！=0； bigit--）

{

ClrWr（ ）；

if（（data_temp&0x01）==0）

{

ClrData（ ）；

}

else

{

SetData（ ）；

}

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

SetWr（ ）；

delayus（ ）； //4個(gè)時(shí)鐘周期的延時(shí)

data_temp = （data_temp>>1）；

}

}

5 解決措施

對(duì)一個(gè)電子、電氣產(chǎn)品來(lái)說(shuō)，在設(shè)計(jì)階段就應(yīng)該考慮其電磁兼容性，這樣可以將產(chǎn)品在生產(chǎn)階段出現(xiàn)電磁兼容問(wèn)題的可能性降到最低，但最終要通過(guò)電磁兼容測(cè)試來(lái)檢驗(yàn)其電磁兼容標(biāo)準(zhǔn)是否符合，具體的措施是：①優(yōu)化PCB板布線是提升抗干擾性能最有效的措施，設(shè)計(jì)、開發(fā)時(shí)應(yīng)優(yōu)先考慮；②合理使用旁路電容，單片機(jī)與顯示芯片之間的距離很短也要在串行線上加旁路電容；③在成本允許的情況下，在電源輸入端增加共模電感和Y電容；④如果產(chǎn)品已經(jīng)量產(chǎn)，可以優(yōu)化程序，整理信號(hào)引線的扎線位置，但最終的解決方法還是要利用第①②點(diǎn)來(lái)徹底解決。

參考文獻(xiàn)

[1]Mark i.montrose.電磁兼容的印制電路板設(shè)計(jì)[M].第2版.北京：機(jī)械工業(yè)出版社，2008.

[2]鄭詩(shī)衛(wèi).印制線路板排版設(shè)計(jì)[M].北京：科學(xué)技術(shù)文獻(xiàn)出版社，1983.

〔編輯：白潔〕