楊 海 峰， 饒 長 輝， 李 梅， 周 睿

（1.中國科學(xué)院 光電技術(shù)研究所，四川 成都 610209；2.中國科學(xué)院 自適應(yīng)光學(xué)重點(diǎn)實(shí)驗(yàn)室，四川 成都610209；3.中國科學(xué)院大學(xué)，北京 100049）

自適應(yīng)光學(xué)（AO）是一種實(shí)時(shí)測量和校正光學(xué)系統(tǒng)像差的新技術(shù)，主要由波前傳感器、波前處理機(jī)、波前校正器3大部分組成.實(shí)時(shí)波前處理機(jī)（RT－WFP）是自適應(yīng)光學(xué)系統(tǒng)的核心部件，實(shí)時(shí)處理波前傳感器輸出的信號(hào)，計(jì)算出波前誤差，得到波前校正器上所需施加的控制信號(hào)[1].由于波前處理機(jī)對(duì)系統(tǒng)時(shí)延非常敏感，為降低系統(tǒng)時(shí)延及應(yīng)對(duì)未來更大規(guī)模的自適應(yīng)光學(xué)系統(tǒng)，波前處理機(jī)中采用了大量高速運(yùn)算器件及數(shù)據(jù)傳輸器件，運(yùn)算部件頻率從500MHz覆蓋到1.2GHz，高速傳輸通道達(dá)到6.25Gbit/s速度.又由于板上電平標(biāo)準(zhǔn)的多樣化，系統(tǒng)也對(duì)整個(gè)電源配送網(wǎng)絡(luò)（PDN）的質(zhì)量要求越來越嚴(yán)格.為保證系統(tǒng)穩(wěn)定工作，在波前處理機(jī)設(shè)計(jì)中，必須考慮同步開關(guān)噪聲（SSN）對(duì)電源完整性的影響.

目前國內(nèi)外針對(duì)波前處理機(jī)中同步開關(guān)噪聲問題的研究開展較少，方法較為獨(dú)立，缺少對(duì)同步開關(guān)噪聲綜合性的抑制研究，手段多以犧牲系統(tǒng)性能來保證電路的正常工作.如為解決哈勃望遠(yuǎn)鏡中出現(xiàn)的同步開關(guān)噪聲問題，設(shè)計(jì)人員采用禁止模數(shù)轉(zhuǎn)換電路中的時(shí)鐘信號(hào)并屏蔽了復(fù)位信號(hào)的方法，使系統(tǒng)正常工作[2]；中國科學(xué)院光電技術(shù)研究所的61單元自適應(yīng)光學(xué)系統(tǒng)通過降低波前處理機(jī)的工作頻率以減少噪聲，保證電源完整性[3].筆者結(jié)合實(shí)時(shí)波前處理機(jī)的電路特點(diǎn)，針對(duì)同步開關(guān)噪聲，給出了綜合性的噪聲抑制方法，在不降低系統(tǒng)工作頻率的情況下，保證處理機(jī)的電源完整性.

1 實(shí)時(shí)波前處理機(jī)中同步開關(guān)噪聲分析

實(shí)時(shí)波前處理機(jī)的結(jié)構(gòu)如圖1（a）所示.現(xiàn)場可編程門陣列（FPGA）通過Full模式相機(jī)鏈路（Camera Link）接口接收相機(jī)數(shù)據(jù)，速度高達(dá)4.8Gbit/s，以完成圖像處理、斜率計(jì)算和復(fù)原運(yùn)算，并將數(shù)字信號(hào)處理器（DSP）計(jì)算出的變形鏡控制電壓通過擴(kuò)展接口輸出到變形鏡上，以對(duì)系統(tǒng)進(jìn)行控制.中間產(chǎn)生的結(jié)果數(shù)據(jù)通過吉赫以太網(wǎng)傳送到監(jiān)控計(jì)算機(jī)內(nèi)進(jìn)行數(shù)據(jù)保存，用于數(shù)據(jù)后處理.板上帶有自定義SMA接口及光纖接口，速度高達(dá)6.25Gbit/s，可在必要時(shí)進(jìn)行多板互連，完成系統(tǒng)擴(kuò)展功能.同時(shí)，板上具有5V、3.3V、2.5V、1.8V、1.2V、1.0V及0.9V共7種電平標(biāo)準(zhǔn).在系統(tǒng)工作的過程中，高幀頻電荷耦合器件（CCD）相機(jī)數(shù)據(jù)采集，高速信號(hào)的傳輸及中間結(jié)果的存儲(chǔ)都對(duì)信號(hào)質(zhì)量有嚴(yán)格的要求，如果電源配送網(wǎng)絡(luò)的設(shè)計(jì)不能滿足電源完整性需求，則會(huì)影響到整個(gè)系統(tǒng)工作時(shí)序，甚至使系統(tǒng)失效.

同步開關(guān)噪聲主要由電源配送網(wǎng)絡(luò)中的I噪聲和器件工作時(shí)I/O狀態(tài)切換產(chǎn)生的互感耦合噪聲兩個(gè)機(jī)制產(chǎn)生.由于同步開關(guān)噪聲密切依賴于系統(tǒng)的物理幾何結(jié)構(gòu)，因此，準(zhǔn)確量化同步開關(guān)噪聲非常困難.但其大小可半定量地看做正比于同時(shí)進(jìn)行操作的驅(qū)動(dòng)器個(gè)數(shù)、回路總電感及電流變化率[4].驅(qū)動(dòng)器數(shù)目越多，同步開關(guān)噪聲越嚴(yán)重.

圖1 自適應(yīng)光學(xué)實(shí)時(shí)波前處理機(jī)結(jié)構(gòu)及SSN傳播示意圖

圖1（b）描繪了實(shí)時(shí)波前處理機(jī)中，同步開關(guān)噪聲經(jīng)由電源配送網(wǎng)絡(luò)傳導(dǎo)所引起的信號(hào)完整性與電源完整性問題.FPGA和DSP及多種高速接口在同時(shí)工作時(shí)，芯片管腳的同時(shí)開關(guān)行為需要吸取或釋放大量的瞬時(shí)電流，導(dǎo)致了電源配送網(wǎng)絡(luò)中的電壓波動(dòng)，電壓波動(dòng)通過電源配送網(wǎng)絡(luò)傳播形成分布式電源噪聲，噪聲耦合到高速信號(hào)線中，導(dǎo)致信號(hào)畸變，眼圖趨于閉合；又由于電源和地平面的存在，平面對(duì)具有諧振腔的性質(zhì)，同步開關(guān)噪聲正是這種激勵(lì)的主要來源，會(huì)引起電源地平面對(duì)構(gòu)成的諧振腔發(fā)生諧振，從而對(duì)置于其上的電子元件和器件造成嚴(yán)重影響.

由以上分析可知，由于同步開關(guān)噪聲主要通過電源配送網(wǎng)絡(luò)傳播，尤其是電源地平面對(duì).因此，在處理機(jī)的電源配送網(wǎng)絡(luò)的設(shè)計(jì)中，有效抑制同步開關(guān)噪聲，使系統(tǒng)正常工作，是重要的任務(wù)之一.

2 同步開關(guān)噪聲的抑制

抑制同步開關(guān)噪聲最根本的辦法就是從源頭上減少同步開關(guān)噪聲的產(chǎn)生.但數(shù)字系統(tǒng)是利用晶體管的開關(guān)來獲得邏輯功能的，減少開關(guān)總數(shù)的方法是不能實(shí)現(xiàn)的.但如果將同步開關(guān)噪聲在傳播的途徑中進(jìn)行抑制，則是實(shí)際的選擇.典型的電源配送網(wǎng)絡(luò)由系統(tǒng)外電源配送網(wǎng)絡(luò)、印刷電路板（PCB）電源配送網(wǎng)絡(luò)、封裝電源分配網(wǎng)絡(luò)及芯片內(nèi)電源分配網(wǎng)絡(luò)構(gòu)成.由于每個(gè)部件的傳輸效率與頻率不同，所以對(duì)應(yīng)的噪聲抑制方法也不同[5].電源模塊的頻率響應(yīng)范圍大約在DC到1kHz之間；大電解電容在1kHz～1MHz范圍能夠保持較低阻抗；高頻陶瓷電容則在1MHz到幾百兆赫茲頻率上保持較低阻抗；電源/地平面對(duì)在100MHz以上頻率時(shí)才能發(fā)揮去耦作用，而更高頻的噪聲抑制就需要在封裝內(nèi)及芯片內(nèi)部采用特殊技術(shù)進(jìn)行處理.在波前處理機(jī)的板級(jí)設(shè)計(jì)中，頻段一般為中高頻，筆者對(duì)這個(gè)頻段的電源配送網(wǎng)絡(luò)設(shè)計(jì)進(jìn)行研究，通過加入去耦電容，平面分割及設(shè)計(jì)電磁帶隙（EBG）結(jié)構(gòu)抑制同步開關(guān)噪聲傳播.

2.1 去耦電容抑制平面噪聲

RT－WFP中如高速時(shí)鐘、高速串行收發(fā)器等噪聲芯片會(huì)更容易受到同步開關(guān)噪聲的影響，可以在這類芯片周圍放置一些電容器，將其從平面間諧振噪聲傳播中保護(hù)起來，為同步開關(guān)噪聲提供低阻抗通道，防止其擴(kuò)散到其他區(qū)域，從而形成一道噪聲隔離墻.電容的去耦能力和其所處的位置密切相關(guān).為了研究電容去耦能力和端口距離之間的關(guān)系，設(shè)計(jì)如圖2（a）所示的4層PCB結(jié)構(gòu)，板卡大小為228.6mm×152.4mm，相對(duì)介電常數(shù)為4.4，介質(zhì)損耗因子為0.02，兩個(gè)端口位置分別位于板卡兩端，端口1坐標(biāo)為（50.8，50.8），端口2坐標(biāo)為（139.7，76.2）.在板上均勻放置垂直電容值為4.7nF，寄生電感（ESL）為0.53nH的電容器，電容器間間距為25.4mm.端口1周圍均勻放置的4個(gè)局部去耦電容與端口1之間間距為d，取d分別為25.4mm，50.8mm，76.2mm，以測試局部電容放置距離與敏感芯片噪聲抑制的關(guān)系.

圖2 去耦電容分布平面圖及局部去耦電容與全局去耦電容對(duì)平面噪聲的去耦仿真結(jié)果

為更方便描述，引入轉(zhuǎn)移阻抗Z21.Z21能確定從輸入端口進(jìn)入的噪聲電流在輸出端口產(chǎn)生的噪聲電壓.轉(zhuǎn)移阻抗越小，則代表接收端口接收到的噪聲電壓越小.從圖2（b）中可以看出，在0～673MHz頻段內(nèi)，無去耦電容平面的轉(zhuǎn)移阻抗Z21比放置局部去耦電容時(shí)大，因?yàn)樵诘皖l范圍內(nèi)，電容器的寄生電感影響較小，去耦電容可以為噪聲電流提供低平面阻抗回路，將噪聲限制在一定區(qū)域內(nèi).在861MHz后，去耦能力下降較明顯，此時(shí)寄生電感起主要作用，去耦電容器的電容屬性幾乎消失，噪聲電流會(huì)另外選擇低阻抗路徑流動(dòng)，將噪聲加載在其他信號(hào)線路.而加入全局去耦電容后，由于局部去耦電容與全局去耦電容的共同作用，噪聲顯著減小.在0～1GHz頻段內(nèi)，減小了4個(gè)數(shù)量級(jí).而在更高的頻段范圍內(nèi)，去耦效果由于寄生參數(shù)的作用而逐漸減低.也可以看出，在去耦電容起作用的頻段內(nèi)，離端口越近，去耦效果越好.一般情況下，對(duì)去耦電容的選擇應(yīng)考慮低ESL值的電容器，擺放靠近目標(biāo)器件為佳.

圖3是實(shí)時(shí)波前處理機(jī)板卡電源與地平面在5次諧振下的諧振波動(dòng)響應(yīng)，圖3（a）中正向凸起部分表示3.3V電源平面諧振噪聲達(dá)到正的最大值，負(fù)向凸起部分表示諧振噪聲趨于負(fù)最大值.電源與地平面構(gòu)成諧振腔結(jié)構(gòu)，在諧振頻率處，平面上的電壓波動(dòng)達(dá)到最大，這種波動(dòng)會(huì)傳到其他網(wǎng)絡(luò)，對(duì)附近的電路和互連造成噪聲耦合.通過添加局部與全局去耦電容，可以減小這種諧振，效果如圖3（b）所示.可以看出，當(dāng)合理地加入去耦電容后，高頻諧振基本消失，無明顯噪聲波動(dòng).

圖3 去耦電容對(duì)波前處理機(jī)板卡平面噪聲抑制的示意圖

2.2 平面分割影響

除了在板卡上擺放去耦電容為同步開關(guān)噪聲提供低阻抗通道外，另一個(gè)阻斷同步開關(guān)噪聲傳播路徑的方法就是在高速電路電源或地層上進(jìn)行平面分割.且由于疊層限制，實(shí)時(shí)波前處理機(jī)的疊層為14層，電源平面必須進(jìn)行切割以在有限的空間內(nèi)提供系統(tǒng)所需的電平標(biāo)準(zhǔn).為研究平面切割對(duì)噪聲的抑制作用，建立圖4（a）所示的4層板卡模型，板卡相對(duì)介電常數(shù)為4.4，介質(zhì)損耗因子為0.02，疊層厚度為0.41mm，兩個(gè)端口分別置于圖中端口1，端口2處，在上層電源層有一條寬度為d（單位為mm）的折形細(xì)槽.

圖4 含有折線形細(xì)槽的4層PCB結(jié)構(gòu)示意圖與不同寬度的折線細(xì)槽對(duì)S21參數(shù)的影響

計(jì)算結(jié)果如圖4（b）所示.從圖中可以發(fā)現(xiàn)，隨著細(xì)槽分割寬度的增加，端口1對(duì)端口2的干擾逐漸減小，在0～5.3GHz的頻段內(nèi)，端口之間的噪聲耦合程度已達(dá)最小，此時(shí)再增加分割寬度對(duì)噪聲的隔離作用已并不明顯.但在5.3～10GHz頻段內(nèi)，隔離度比之前頻段內(nèi)的低，這是因?yàn)樵诟哳l時(shí)，由時(shí)諧型麥克斯韋方程可知，位移電流隨頻率增高而加大，從而產(chǎn)生更強(qiáng)的磁場使端口1耦合到端口2的噪聲加重.另外，分割槽的幾何形狀及被分割平面大小對(duì)其也有影響.總體來說，不同平面內(nèi)端口相距越遠(yuǎn)，耦合越小.可見，合理地進(jìn)行平面分割，有助于減少噪聲耦合.但需要指出的是，盡管這樣減少了平面間的噪聲傳遞，但對(duì)以平面為參考的信號(hào)線來說，這樣的平面并不是連續(xù)參考平面，會(huì)增加信號(hào)返回路徑，從而對(duì)信號(hào)質(zhì)量造成影響，嚴(yán)重時(shí)還會(huì)發(fā)生輻射.所以在進(jìn)行平面分割時(shí)，應(yīng)盡量避免走線跨越分割處.在條件允許的情況下應(yīng)盡量使用差分信號(hào)線，利用其參考平面來避免分割平面引入不完整參考平面帶來的負(fù)面影響，以滿足系統(tǒng)的電源與信號(hào)的完整性需求.

2.3 電磁帶隙結(jié)構(gòu)抑制同步開關(guān)噪聲

在實(shí)時(shí)波前處理機(jī)中，由于多電平標(biāo)準(zhǔn)的存在，會(huì)有多個(gè)電源與地平面對(duì)，不同電平區(qū)域的噪聲可能會(huì)相互耦合，由FPGA或DSP類器件的開關(guān)行為引起的同步開關(guān)噪聲，會(huì)在電源與地平面之間傳播.該波動(dòng)既可水平傳播，也可垂直傳播，從而引發(fā)平面諧振.而去耦電容器在高于600MHz頻率應(yīng)用時(shí)效果不佳，且大量引入去耦電容會(huì)在高頻時(shí)引入更多的寄生參數(shù)，此時(shí)需要對(duì)平面對(duì)進(jìn)行修正，以更好地隔離噪聲.電磁帶隙結(jié)構(gòu)為兩平面間的高頻提供了低阻抗通路，兩參考平面交流短路，這就使得電源地平面對(duì)產(chǎn)生的噪聲迅速通過本地低阻抗通路形成回路，不能向外傳播，從而達(dá)到隔離干擾源與受擾設(shè)備的目的[6].電磁帶隙結(jié)構(gòu)本質(zhì)上是由不同介質(zhì)、金屬以及混合體等單元按周期性排列所構(gòu)成的帶阻濾波器，對(duì)特定頻率電磁波具有帶阻特性，同時(shí)還具有慢波效應(yīng)、高阻抗表面特性等[7].電磁帶隙結(jié)構(gòu)的響應(yīng)由阻帶的起始點(diǎn)、阻帶帶寬、阻帶中心頻率所能達(dá)到的隔離度3個(gè)參數(shù)決定.一維蘑菇型電磁帶隙結(jié)構(gòu)的中心頻率f0可近似為1 2π（LC）1/2.阻帶帶寬與 （L C）1/2成 正比關(guān)系[8－10]，通過改變等效電感與電容的值進(jìn)行調(diào)整.在等效電感不變的情況下，減小電容可對(duì)阻帶帶寬進(jìn)行擴(kuò)展，且電磁帶隙結(jié)構(gòu)的阻帶帶寬可以通過級(jí)聯(lián)更多的單元格進(jìn)行擴(kuò)展.

根據(jù)以上信息，建立仿真模型.該模型為3層PCB板，頂層為電源平面，中間為高阻抗表面（HIS），底層為地平面，各導(dǎo)電平面間被介電常數(shù)為4.4，損耗正切為0.02的介質(zhì)填充，板卡大小為80mm×80mm，板厚0.47mm.單元格大小為w×w，w為單元格長寬值（單位為mm），單元格間隔為d，呈N×N排列形式，N為橫向與縱向單元格數(shù).在模型板上放置P1，P2兩個(gè)端口，以評(píng)估電磁帶隙結(jié)構(gòu)的噪聲隔離度.N×N排布模型如圖5所示.

取單元格間距d＝1mm，w＝10mm，N＝7與w＝5mm，N＝14，分別對(duì)應(yīng)于單元格間隔為1mm時(shí)，7×7與14×14兩種排布的S參數(shù)對(duì)比如圖6（a）所示.設(shè)隔離度為各結(jié)構(gòu)的頻帶中心頻率，從圖6（a）中可以清楚地看出，使用電磁帶隙結(jié)構(gòu)的隔離度比無電磁帶隙結(jié)構(gòu)的隔離度優(yōu)越許多，7×7排列的電磁帶隙結(jié)構(gòu)隔離度達(dá)到－144.58dB，14×14排列的電磁帶隙結(jié)構(gòu)隔離度達(dá)到－226.16dB，而無電磁帶隙結(jié)構(gòu)的隔離度僅為－24.7dB.可看出不同排列的電磁帶隙結(jié)構(gòu)的阻帶范圍也不相同，7×7排列結(jié)構(gòu)的－60dB帶寬達(dá)1.08GHz，14×14排列結(jié)構(gòu)達(dá)到2.70GHz.另外，隨著單元格的增多，電磁帶隙結(jié)構(gòu)的上、下截止頻率會(huì)隨之提升.可見不同的電磁帶隙結(jié)構(gòu)在不同的頻段有著帶阻特性，更高單元數(shù)的排列結(jié)構(gòu)具有更高的隔離度與阻帶帶寬.

圖5 N×N排布EBG結(jié)構(gòu)原理圖

圖6 不同EBG結(jié)構(gòu)與無EBG結(jié)構(gòu)的S21參數(shù)對(duì)比

設(shè)N＝7，d＝1mm，2mm，3mm，考慮不同單元格間距對(duì)電磁帶隙結(jié)構(gòu)的影響.如圖6（b）所示，隨著單元格間距的增大，其等效電感增大，噪聲隔離度也隨之降低，但阻帶帶寬變化并不大.

盡管普通的單過孔蘑菇型電磁帶隙結(jié)構(gòu)可以達(dá)到很高的隔離度，但其阻帶帶寬較低，系統(tǒng)中存在的同步開關(guān)噪聲頻段較廣，有必要對(duì)其進(jìn)行改進(jìn)，在要求的隔離度內(nèi)達(dá)到更高的阻帶帶寬，以應(yīng)對(duì)更廣的頻率范圍內(nèi)的同步開關(guān)噪聲.可以考慮使用多過孔的電磁帶隙結(jié)構(gòu)，其參數(shù)集可以表示為 （n，p，d，r，h1，ε1，h2，ε2）[9－10]，其中，n為過孔數(shù)，p為單元格周期，d為單元格間距，r為過孔到單元塊中心在x或y方向的距離，h1和h2分別為高阻抗表面上下兩層介質(zhì)的高度，ε1和ε2分別為高阻抗表面上下兩層介質(zhì)的介電常數(shù).

在N＝7的情況下設(shè)計(jì)雙過孔與三過孔電磁帶隙結(jié)構(gòu)，參數(shù)集分別為（2，10mm，1mm，3.18mm，0.2mm，4.4，0.2mm，4.4）與（3，10mm，1mm，3.18mm，0.2mm，4.4，0.2mm，4.4），結(jié)果如圖6（c）所示，雙過孔結(jié)構(gòu)的阻帶帶寬達(dá)到1.71GHz，三過孔結(jié)構(gòu)阻帶帶寬達(dá)到2.23GHz.可以看出，在不改變其他條件的情況下，增加過孔可提升蘑菇型電磁帶隙結(jié)構(gòu)阻帶帶寬，但下截止頻率會(huì)隨之提高.由于同步開關(guān)噪聲頻率范圍非常廣泛，所以更強(qiáng)調(diào)寬阻帶和更低的中心頻率.單過孔結(jié)構(gòu)雖然具有更高的隔離度，但是其阻帶較窄，可以通過增加過孔的方法提高阻帶.設(shè)計(jì)時(shí)也需要考慮噪聲的主要頻率成分，調(diào)整上下截止頻率以覆蓋大部分噪聲頻率，以適應(yīng)設(shè)計(jì)要求.

3 電磁帶隙結(jié)構(gòu)在實(shí)時(shí)波前處理機(jī)中的應(yīng)用

針對(duì)實(shí)時(shí)波前處理機(jī)的特點(diǎn)，結(jié)合上述分析的降低同步開關(guān)噪聲的方案，設(shè)計(jì)了實(shí)時(shí)處理機(jī)板卡，板卡大小為21.5cm×15.4cm，總疊層為14層，總體布局如圖7（a）所示.系統(tǒng)目標(biāo)是電源區(qū)域的隔離度達(dá)到－40dB.大致布局分為外部相機(jī)數(shù)據(jù)采集接口，置于板卡最右側(cè)，電源芯片放置在旁側(cè)，數(shù)據(jù)存儲(chǔ)區(qū)域布局在板卡中央部分，最左側(cè)為高速數(shù)據(jù)傳輸區(qū)域.由于高速數(shù)據(jù)區(qū)域被隔離得較好，而電源區(qū)靠近外部相機(jī)數(shù)據(jù)采集區(qū)域，這兩部分為板上模擬與數(shù)字電路聚會(huì)部分，為主要的同步開關(guān)噪聲來源.盡管已對(duì)板卡做平面分割處理，并加入去耦電容進(jìn)行噪聲抑制，但還是會(huì)對(duì)采集到的數(shù)據(jù)造成較大的噪聲耦合，如圖7（b）所示.明顯看出隔離度低于－40dB，需使用額外方法提高隔離度.

圖7 波前處理機(jī)功能分區(qū)布局與無EBG結(jié)構(gòu)時(shí)的S21參數(shù)

由上述分析可知，波前處理機(jī)中主要噪聲集中在中高頻段，此時(shí)平面分割與擺放去耦電容已經(jīng)超過了它們的工作頻段，且大量加入去耦電容會(huì)占用板上空間資源，使布局更加困難.在板上的3.3V、1.2V電源層區(qū)域與地層之間設(shè)計(jì)如圖8（a）所示的14×14排列的單過孔蘑菇型電磁帶隙結(jié)構(gòu)，結(jié)果如圖8（b）所示，在整個(gè)頻帶內(nèi)，隔離度得到了良好的提升，端口1與端口2間的隔離度S21達(dá)到－52dB，S31均值達(dá)到－56.72dB，0～4.2GHz頻帶內(nèi)達(dá)到－61.56dB.處于同一平面內(nèi)的2，3端口隔離度也得到了改善，由無電磁帶隙結(jié)構(gòu)的－29.46dB達(dá)到了－36.72dB.通過前面小節(jié)討論的技術(shù)進(jìn)行綜合性同步開關(guān)噪聲抑制，使處理機(jī)隔離度達(dá)到了設(shè)計(jì)要求.

圖8 3.3V電源區(qū)與1.2V電源區(qū)間EBG結(jié)構(gòu)示意圖與有EBG結(jié)構(gòu)時(shí)的S21參數(shù)

4 結(jié)束語

針對(duì)實(shí)時(shí)波前處理機(jī)的電路特點(diǎn)與設(shè)計(jì)指標(biāo)，首先分析了同步開關(guān)噪聲在處理機(jī)中的形成及傳播機(jī)制，隨后分析研究了抑制同步開關(guān)噪聲傳播的3種方法，即加裝去耦電容，平面細(xì)槽及典型蘑菇型和兩種多過孔電磁帶隙結(jié)構(gòu)對(duì)提高電源完整性的作用，最后針對(duì)實(shí)時(shí)波前處理機(jī)電路，采用綜合性噪聲抑制手段，在0到4GHz頻帶內(nèi)噪聲隔離度達(dá)到－52dB，得到以下結(jié)論：

（1）在低頻范圍內(nèi)，放置去耦電容可以抑制平面諧振，能夠?yàn)樵肼曁峁┮粭l低阻抗回路，將其限制在由去耦電容器與電源配送網(wǎng)絡(luò)構(gòu)成的低阻抗區(qū)域中.其擺放位置會(huì)影響去耦能力，越靠近目標(biāo)器件，性能越好.

（2）平面分割可有效降低噪聲耦合，分割距離越大，隔離度越高，但會(huì)有分割距離上限，工程中分割距離在1mm即可有效抑制相鄰電源區(qū)域間噪聲的耦合.分割平面會(huì)對(duì)以其為參考平面的信號(hào)造成信號(hào)完整性影響，應(yīng)盡量避免走線跨越平面開槽的情況.在條件允許的情況下，其上的走線應(yīng)盡量使用差分信號(hào)進(jìn)行傳輸.

（3）蘑菇型電磁帶隙結(jié)構(gòu)為高頻段提供了一個(gè)有效的噪聲抑制手段，減小塊的大小及增加過孔可以提高阻帶帶寬，但須額外增加疊層，增加了成本與工程實(shí)現(xiàn)難度.對(duì)于現(xiàn)有RT－WFP電路，同步開關(guān)噪聲主要集中在0～4GHz頻段內(nèi)，在0～1GHz頻段內(nèi)的噪聲可采用傳統(tǒng)的加入全局與局部去耦電容以及平面分割技術(shù)來抑制同步開關(guān)噪聲.對(duì)大于1GHz的同步開關(guān)噪聲，可采用電磁帶隙結(jié)構(gòu)進(jìn)行抑制，其上方走線應(yīng)盡量使用差分信號(hào)，以避免電磁帶隙結(jié)構(gòu)引入不完整參考平面帶來的負(fù)面效應(yīng).

針對(duì)自適應(yīng)光學(xué)波前處理機(jī)電路中同步開關(guān)噪聲產(chǎn)生及傳播特點(diǎn)，對(duì)不同頻率的同步開關(guān)噪聲選擇合理的抑制方式，是前期設(shè)計(jì)需要遵循的原則，也是后期發(fā)現(xiàn)、解決問題的基礎(chǔ).

[1] 姜文漢.自適應(yīng)光學(xué)技術(shù) [J].自然雜志，2006，28（1）：7－13.Jiang Wenhan.Adaptive Optical Technology[J].Chinese Journal of Nature，2006，28（1）：7－13.

[2] Janesick J R.Scientific Charge－Coupled Devices[M].Bellingham，SPIE Press，2001：714－715.

[3] 鄭文佳.基于脈動(dòng)陣列的波前處理方法研究 [D].成都：中國科學(xué)院光電技術(shù)研究所，2008.

[4] Ding Tonghao，Li Yushan.Efficient Method for Modeling of SSN Using Time－Domain Impedance Function and Noise Suppression Analysis[J].IEEE Transactions on Components，Packaging and Manufacturing Technology，2012，2（3）：510－520.

[5] Swaminathan M，Chung D，Grivet Talocia S，et al.Designing and Modeling for Power Integrity[J].IEEE Transactions on Electromagnetic Compatibility，2010，52（2）：288－310.

[6] 路宏敏，余志勇，趙益民，等.一種具有新穎電磁帶隙結(jié)構(gòu)的印刷電路板電源平面 [J].西安電子科技大學(xué)學(xué)報(bào)，2011，38（3）：20－23.Lu Hongmin，Yu Zhiyong，Zhao Yimin，et al.Power Plan of the Printed Circuit Board with Novel Electromagnetic Band－gap Structures[J].Journal of Xidian University，2011，38（3）：20－23.

[7] Peng Lin，Ruan Chengli，Jiang Xiong.Compact EBG for Multi－Band Applications[J].IEEE Transactions on Antennas and Propagation，2012，60（9）：4440－4444.

[8] Wu T L，Chuang H H，Wang T K.Overview of Power Integrity Solutions on Package and PCB：Decoupling and EBG Isolation[J].IEEE Transactions on Electromagnetic Compatibility，2010，52（2）：346－356.

[9] Wang C D，Yu Y M，De Paulis F，et al.Bandwidth Enhancement Based on Optimized Via Location for Multiple Vias EBG Power/Ground Planes[J].IEEE Transactions on Components，Packaging and Manufacturing Technology，2012，2（2）：332－341.

[10] Zhang Mushui， Mao Junfa，Long Yunliang.Power Noise Suppression Using Power－and－Ground Via Pairs in Multilayered Printed Circuit Boards [J].IEEE Transactions on Components，Packaging，and Manufacturing Technology，2011，1（3）：374－385.