吳華燈， 葉春明

（1.廣東省地震局，廣州 510070；2.中國(guó)地震局地震監(jiān)測(cè)與減災(zāi)技術(shù)重點(diǎn)實(shí)驗(yàn)室，廣州 510070；3.廣東省地震預(yù)警與重大工程安全診斷重點(diǎn)實(shí)驗(yàn)室，廣州 510070）

基于CompactRIO的多通道強(qiáng)震動(dòng)數(shù)據(jù)采集器FPGA的實(shí)現(xiàn)

吳華燈1，2，3， 葉春明1，2，3

（1.廣東省地震局，廣州 510070；2.中國(guó)地震局地震監(jiān)測(cè)與減災(zāi)技術(shù)重點(diǎn)實(shí)驗(yàn)室，廣州 510070；3.廣東省地震預(yù)警與重大工程安全診斷重點(diǎn)實(shí)驗(yàn)室，廣州 510070）

提出以CompactRIO作為硬件平臺(tái)，用LabVIEW FPGA技術(shù)實(shí)現(xiàn)48通道強(qiáng)震動(dòng)數(shù)據(jù)采集器底層數(shù)據(jù)采集功能。詳細(xì)闡述了設(shè)計(jì)要點(diǎn)及從技術(shù)上實(shí)現(xiàn)了時(shí)鐘同步、數(shù)據(jù)采集、標(biāo)定信號(hào)輸出、量程設(shè)置、狀態(tài)顯示、外觸發(fā)信號(hào)接入等功能。結(jié)果表明，數(shù)據(jù)采集器的噪聲、動(dòng)態(tài)范圍、幅頻響應(yīng)等主要技術(shù)指標(biāo)滿(mǎn)足國(guó)內(nèi)地震行業(yè)標(biāo)準(zhǔn)DB/T 10-2001的要求，數(shù)據(jù)采集器的線(xiàn)性度誤差滿(mǎn)足DB/T 22-2007的要求。實(shí)現(xiàn)的階段成果能為人們利用NI產(chǎn)品進(jìn)行強(qiáng)震動(dòng)數(shù)據(jù)采集器開(kāi)發(fā)提供重要參考。

CompactRIO；LabVIEW；強(qiáng)震動(dòng)；數(shù)據(jù)采集；FPGA；鎖相環(huán)； 脈沖標(biāo)定；I2C

0 引言

數(shù)據(jù)采集系統(tǒng)的體系結(jié)構(gòu)大致可分為以MCU或CPU為控制核心、以通用PC為控制核心、片上系統(tǒng)SOC、嵌入式實(shí)時(shí)控制與熱插拔采集模塊組合等幾種。以MCU或CPU為控制核心構(gòu)成的數(shù)據(jù)采集系統(tǒng)，它是一個(gè)集硬件設(shè)計(jì)和軟件設(shè)計(jì)相結(jié)合的應(yīng)用系統(tǒng)，可以充分發(fā)揮設(shè)計(jì)者的智慧，設(shè)計(jì)靈活、集成度高、功耗低、功能多、實(shí)用性強(qiáng)，地震行業(yè)內(nèi)多采用這種體系結(jié)構(gòu)，一般基于MCU/CPU+DSP+FPGA/CPLD/EPLD的結(jié)構(gòu)進(jìn)行地震數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)，缺點(diǎn)是開(kāi)發(fā)周期較長(zhǎng)。

2O世紀(jì)8O年代中期，美國(guó)國(guó)家儀器公司（National Instruments，簡(jiǎn)稱(chēng)NI）推出了一種圖形化的編程語(yǔ)言L(fǎng)abVIEW，并于 2002年底推出LabVIEW FPGA預(yù)展系統(tǒng)，目前的版本已經(jīng)更新到LabVIEW 2013。傳統(tǒng)FPGA的程序設(shè)計(jì)一般需要通過(guò)專(zhuān)業(yè)的開(kāi)發(fā)軟件完成（如ISE），也需要專(zhuān)業(yè)的編程語(yǔ)言（如VHDL）并且要求開(kāi)發(fā)者具有廣泛的FPGA及硬件方面的知識(shí)基礎(chǔ)。利用LabVIEW FPGA技術(shù)，使得人們無(wú)需了解VHDL或其他底層硬件設(shè)計(jì)工具，就可以輕易、高效開(kāi)發(fā)FPGA程序并將其運(yùn)行于NI基于FPGA的可編程I/O硬件上，實(shí)現(xiàn)復(fù)雜采集系統(tǒng)的設(shè)計(jì)[1]。本文以CompactRIO（以下簡(jiǎn)稱(chēng)cRIO）為硬件平臺(tái)，借助 LabVIEW FPGA技術(shù)，除了設(shè)計(jì)多路復(fù)用轉(zhuǎn)換電路板外，不涉及其它硬件開(kāi)發(fā)，僅僅通過(guò)FPGA編程，便低成本、短周期、高可靠地實(shí)現(xiàn)了多達(dá)48通道強(qiáng)震動(dòng)數(shù)據(jù)采集器底層數(shù)據(jù)采集功能[2]。基于cRIO的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)，一般包括FPGA編程、實(shí)時(shí)RT編程和RT圖形接口編程三部分，底層數(shù)據(jù)采集邏輯是在FPGA編程中實(shí)現(xiàn)。下面將著重介紹48通道的強(qiáng)震動(dòng)數(shù)據(jù)采集器FPGA編程的實(shí)現(xiàn)過(guò)程。

1 基于cRIO的FPGA開(kāi)發(fā)環(huán)境

1.1 硬件平臺(tái)搭建

硬件平臺(tái)由cRIO系統(tǒng)、GPS模塊、電源模塊和加速度傳感器搭建而成。cRIO是NI公司出品的一款高級(jí)嵌入式控制和采集系統(tǒng)，采用可重新配置I/O技術(shù)。本設(shè)計(jì)的cRIO系統(tǒng)由嵌入式實(shí)時(shí)控制器9014、背板9104、模擬輸入模塊9205、模擬輸出模塊9263和高速數(shù)字IO模塊9401構(gòu)成[2-5]。傳感器選用三分向力平衡加速度計(jì)，測(cè)量范圍± 2g、靈敏度±2.5 V/g、動(dòng)態(tài)范圍為135 dB。硬件平臺(tái)環(huán)境如圖1所示。圖1中，9014是安裝有VxWorks操作系統(tǒng)的嵌入式實(shí)時(shí)控制器，用于運(yùn)行實(shí)時(shí)程序，與FPGA交互，實(shí)現(xiàn)數(shù)據(jù)采集；背板9104是運(yùn)行FPGA程序的地方，它的上一級(jí)是9014實(shí)時(shí)控制器，下一級(jí)是9205、9263、9401模塊，負(fù)責(zé)數(shù)據(jù)采集和控制；9205具有90 dB的動(dòng)態(tài)范圍，支持16通道的差分輸入。本設(shè)計(jì)采用差分方式連接傳感器，接入3塊9205模塊共48通道信號(hào)，對(duì)應(yīng)的節(jié)點(diǎn)分別定義為AI0-AI15、AI16-AI31、AI32-AI47；9401是具有8通道的高速數(shù)字IO模塊，其作用是為獲取GPS秒脈沖、外接觸發(fā)、獲取狀態(tài)信號(hào)、I2C通信控制等提供輸入輸出通道；9263模擬輸出模塊兩通道分別接多路復(fù)用轉(zhuǎn)換電路板的ADG406芯片，通過(guò)ADG406芯片對(duì)加速度傳感器進(jìn)行標(biāo)定。

1.2 軟件平臺(tái)搭建

在開(kāi)發(fā)電腦上，安裝了LabVIEW集成開(kāi)發(fā)軟件、LabVIEW FPGA工具包和LabVIEW驅(qū)動(dòng)軟件 。 LabVIEW 是 Laboratory Virtual Instrument Engineering Workbench（實(shí)驗(yàn)室虛擬儀器集成環(huán)境）的簡(jiǎn)稱(chēng)，是一個(gè)功能強(qiáng)大而又靈活的圖形開(kāi)發(fā)環(huán)境。本設(shè)計(jì)采用LabVIEW 2011 SP1專(zhuān)業(yè)版。

2 FPGA邏輯單元構(gòu)成及工作原理

圖1 硬件平臺(tái)Fig.1 Hardware platform

FPGA負(fù)責(zé)信號(hào)采集、數(shù)據(jù)緩存、簡(jiǎn)單的數(shù)據(jù)處理、輸入/輸出控制等?；赾RIO的多通道強(qiáng)震動(dòng)數(shù)據(jù)采集器的FPGA由鎖相環(huán)、觸發(fā)邏輯、數(shù)據(jù)采集、數(shù)據(jù)降采樣、采樣數(shù)據(jù)輸出、標(biāo)定信號(hào)輸出、通道量程設(shè)置及狀態(tài)顯示與外接觸發(fā)源接口等八部分邏輯單元構(gòu)成[2]，工作原理如圖2所示。鎖相環(huán)單元工作時(shí)，會(huì)得到本地時(shí)鐘，當(dāng)接收到GPS的秒脈沖（Pulse Per Second，簡(jiǎn)稱(chēng)PPS）并且判斷是有效的上升沿后，顯示狀態(tài)單元會(huì)驅(qū)動(dòng)狀態(tài)燈閃爍，同時(shí)執(zhí)行本地時(shí)鐘與GPS時(shí)鐘同步的邏輯，生成采樣時(shí)鐘，由觸發(fā)邏輯驅(qū)動(dòng)數(shù)據(jù)采集單元采樣數(shù)據(jù)。采樣的數(shù)據(jù)經(jīng)過(guò)FIFO緩沖區(qū)讀寫(xiě)操作，被送往數(shù)據(jù)降采樣單元的三級(jí)FIR濾波器進(jìn)行降采樣，最終回復(fù)到正常采樣率的數(shù)據(jù)由采樣數(shù)據(jù)輸出單元傳輸?shù)綄?shí)時(shí)RT程序作后續(xù)的處理。當(dāng)標(biāo)定信號(hào)輸出單元或通道量程設(shè)置單元收到指令時(shí)，將執(zhí)行傳感器標(biāo)定或量程設(shè)置的動(dòng)作。外觸發(fā)接口用于連接外部觸發(fā)信號(hào)源。

3 FPGA邏輯單元的設(shè)計(jì)及實(shí)現(xiàn)

設(shè)計(jì)基于cRIO平臺(tái)，采用LabVIEW FPGA工具包，全程通過(guò)FPGA編程，形成所需的功能芯片，實(shí)現(xiàn)了各個(gè)邏輯單元的功能。為了實(shí)現(xiàn)底層數(shù)據(jù)采集的功能，并確保能夠準(zhǔn)確、可靠、穩(wěn)定工作，F(xiàn)PGA邏輯設(shè)計(jì)著重解決了鎖相環(huán)、數(shù)據(jù)采集、標(biāo)定信號(hào)控制等關(guān)鍵問(wèn)題。

3.1 鎖相環(huán)單元

鎖相環(huán)單元的作用是鎖定采樣時(shí)鐘，對(duì)地震數(shù)據(jù)進(jìn)行時(shí)間標(biāo)識(shí)，確保多通道數(shù)據(jù)的時(shí)鐘同步和數(shù)據(jù)時(shí)間標(biāo)識(shí)的精確度。設(shè)計(jì)中采用了GPS授時(shí)技術(shù)和本地校時(shí)技術(shù)，這也是地震觀測(cè)中的關(guān)鍵技術(shù)之一。GPS除為用戶(hù)提供定位功能外，還能利用GPS衛(wèi)星的高穩(wěn)定性原子時(shí)鐘提供同步授時(shí)服務(wù)。由于本地時(shí)鐘的頻率值會(huì)隨時(shí)間推移和受溫度變化等因素的影響而發(fā)生改變，與GPS的秒脈沖相比較，有出現(xiàn)同步、超前或滯后的可能。因此需要對(duì)承擔(dān)時(shí)間服務(wù)的本地時(shí)鐘進(jìn)行頻率校正和相差校正，使其以盡可能小的誤差接近標(biāo)稱(chēng)頻率值，保證時(shí)間精度[6-8]。圖3是校時(shí)原理及流程。圖3a的校時(shí)流程首先初始化移位寄存器和輸入板載時(shí)鐘、分頻時(shí)鐘、基本時(shí)鐘容差同時(shí)進(jìn)行秒脈沖滴答（PPS Tick）、采樣時(shí)鐘（Sample Clock）、采樣脈沖等邏輯計(jì)算，并求出本地秒脈沖（Internal PPS）。接著，在GPS模塊輸出PPS后，判斷其是否是有效的上升沿，如果是，則對(duì)40 MHz板載時(shí)鐘進(jìn)行分頻和PPS Tick計(jì)數(shù)，求出采樣時(shí)鐘相位、Internal PPS計(jì)數(shù)和超前或滯后相差。最后，通過(guò)逐步調(diào)整Internal PPS的相位，使其以最小的誤差接近GPS秒脈沖（GPS PPS）的相位。如圖 3b所示，當(dāng)GPS PPS、Valid PPS、PPS Ever Present、Sample Clock和Internal PPS在同一上升沿，便實(shí)現(xiàn)Internal PPS與GPS PPS同步，最終鎖定PPS生成采樣時(shí)鐘。

3.2 觸發(fā)邏輯單元

當(dāng)鎖定PPS生成采樣時(shí)鐘后，觸發(fā)邏輯單元設(shè)置事件發(fā)生，數(shù)據(jù)采集單元收到事件通知便執(zhí)行數(shù)據(jù)采集。

圖2 FPGA邏輯單元構(gòu)成及工作原理Fig.2 FPGA logic unit constitution and work principle

圖3 校時(shí)原理及流程Fig.3 Principle and flow of time correction

3.3 數(shù)據(jù)采集單元

圖1的硬件平臺(tái)搭建好后，LabVIEW將自動(dòng)建立FPGA I/O節(jié)點(diǎn)，以對(duì)應(yīng)各模塊的輸入/輸出點(diǎn)，即建立了各模塊I/O點(diǎn)與FPGA的內(nèi)部聯(lián)系，操作FPGA I/O相當(dāng)于直接操作外部I/O點(diǎn)。3塊9205模塊接線(xiàn)端采用差分接入，所映射的輸入分別是AI0-AI15、AI16-AI31、AI32-AI47。該單元的實(shí)現(xiàn)用到了FPGA I/O節(jié)點(diǎn)、FIFO方法節(jié)點(diǎn)和While循環(huán)。在While循環(huán)里，用了兩層平鋪式順序結(jié)構(gòu)和條件結(jié)構(gòu)。平鋪式順序結(jié)構(gòu)的第一層是等待事件響應(yīng)條件，第二層是3塊9205模塊的I/ O變量，由FPGA I/O節(jié)點(diǎn)配置得到。FIFO數(shù)據(jù)寫(xiě)入緩沖區(qū)由程序生成器生成。當(dāng)觸發(fā)邏輯生成后，事件響應(yīng)，執(zhí)行一次采樣，并把采樣數(shù)據(jù)寫(xiě)入條件結(jié)構(gòu)中名為BSMDecimation_DataIn的FIFO數(shù)據(jù)寫(xiě)入緩沖區(qū)中[9]。

3.4 數(shù)據(jù)降采樣單元

為了避免信號(hào)混疊，并提高更大的動(dòng)態(tài)范圍，模擬數(shù)據(jù)通過(guò)采集模塊時(shí)是以24倍的過(guò)采樣率采集下來(lái)。在數(shù)據(jù)降采樣單元，利用三級(jí)數(shù)字降采樣濾波器將過(guò)采樣的數(shù)據(jù)恢復(fù)到正常采樣率。三級(jí)數(shù)字降采樣濾波器由LabWIEW中的程序生成器直接生成，降低了程序設(shè)計(jì)的難度，也大大提高了開(kāi)發(fā)效率。

3.5 采集數(shù)據(jù)輸出單元

該單元用FIFO方法節(jié)點(diǎn)定義了一個(gè)FIFO讀取緩沖區(qū)和一個(gè)FIFO寫(xiě)入緩沖區(qū)，用儲(chǔ)存器方法節(jié)點(diǎn)定義了通道地址儲(chǔ)存器。目的是將數(shù)據(jù)采集單元FIFO寫(xiě)入緩沖區(qū)的數(shù)據(jù)，按照通道的地址，重新寫(xiě)入到新定義的FIFO寫(xiě)入緩沖區(qū)，形成有通道標(biāo)識(shí)的數(shù)據(jù)，為實(shí)時(shí)RT部分提供實(shí)時(shí)數(shù)據(jù)。

3.6 標(biāo)定信號(hào)輸出單元

為了實(shí)現(xiàn)對(duì)加速度傳感器的標(biāo)定，用到了I2C總線(xiàn)技術(shù)。首先，需要設(shè)計(jì)多路復(fù)用轉(zhuǎn)換電路板，并進(jìn)行相應(yīng)的線(xiàn)路連接。具體做法是用兩片Analog Devices公司的多路復(fù)用芯片ADG406和一片Philips I2C并行口擴(kuò)展芯片PCF8574T設(shè)計(jì)成16路的復(fù)用轉(zhuǎn)換電路。其中，9401模塊的DIO6、DIO7通道分別與PCF8574T的串行數(shù)據(jù)線(xiàn)SDA和串行時(shí)鐘線(xiàn)SCL相接，進(jìn)行并行口擴(kuò)展。9263的AO0、AO1通道分別接到兩片ADG406上。其次是通過(guò)FPGA編程實(shí)現(xiàn)標(biāo)定信號(hào)的發(fā)送。如圖4所示，在FPGA里，通過(guò)I2C通信，向PCF8574T芯片指定地址發(fā)送設(shè)定的通道號(hào)數(shù)據(jù)，打開(kāi)指定的通路，再由9263模塊輸出兩組方波信號(hào)，控制ADG406芯片將兩組方波向相應(yīng)通道的加速度傳感器發(fā)送過(guò)去，實(shí)現(xiàn)標(biāo)定。

設(shè)計(jì)的I2C通信遵循I2C規(guī)范，使用高速模式的總線(xiàn)時(shí)序，采用7位尋址[10-12]。從機(jī)的地址為100 000，讀寫(xiě)位為0，發(fā)送的1字節(jié)數(shù)據(jù)包含通道號(hào)、SDA及SCL的使能狀態(tài)。

3.7 通道量程設(shè)置單元

9205模塊具有±200 mV、±1 V、±5 V、±10 V四檔電壓量程。在實(shí)際測(cè)量過(guò)程中，針對(duì)不同的觀測(cè)對(duì)象往往需要設(shè)置不同的量程。在通道電壓量程設(shè)置單元里，程序的實(shí)現(xiàn)是把通道號(hào)、待設(shè)置的量程組成數(shù)組簇，在While循環(huán)里,根據(jù)數(shù)組簇中通道號(hào)數(shù)據(jù)，計(jì)算出9205對(duì)應(yīng)的AI通道節(jié)點(diǎn)，賦待設(shè)定的量程值到 “設(shè)置電壓范圍的FPGA I/O節(jié)點(diǎn)”中的電壓范圍輸出端子即可。

3.8 狀態(tài)顯示與外接觸發(fā)源接口單元

圖4 多路復(fù)用轉(zhuǎn)換電路工作原理Fig.4 The principle of multi-channel switch

狀態(tài)顯示與外接觸發(fā)源接口單元包括PowerLED、StatusLED兩個(gè)狀態(tài)燈和 ExtTrigger、Btn1及 Btn2三個(gè)外接觸發(fā)源。它們都是通過(guò)FPGA I/O節(jié)點(diǎn)的操作來(lái)獲取數(shù)據(jù)。如圖1所示，PowerLED、StatusLED分別對(duì)應(yīng)的節(jié)點(diǎn)是9401模塊的 DIO04、DIO05通道。ExtTrigger、Btn1及Btn2分別對(duì)應(yīng)DIO01、DIO02、DIO03通道。局部變量 Start Sample、 Internal PPS和布爾變量Logging的邏輯決定了StatusLED FPGA I/O節(jié)點(diǎn)輸出端子的值。PowerLED FPGA I/O節(jié)點(diǎn)輸出端子的值則由Error布爾變量的非和計(jì)數(shù)器的邏輯或決定。外接觸發(fā)源的值通過(guò)三個(gè)布爾變量賦值得到。

4 檢測(cè)方法及結(jié)果分析

FPGA的設(shè)計(jì)及實(shí)現(xiàn)關(guān)系到數(shù)據(jù)采集系統(tǒng)成敗。為了驗(yàn)證FPGA各個(gè)單元的準(zhǔn)確性和可靠性，在設(shè)計(jì)過(guò)程中，編寫(xiě)了每個(gè)單元的調(diào)試、測(cè)試程序，可以顯示各個(gè)環(huán)節(jié)的關(guān)鍵參數(shù)和狀態(tài)。重點(diǎn)對(duì)鎖相環(huán)、數(shù)據(jù)采集、標(biāo)定信號(hào)輸出單元進(jìn)行了測(cè)試檢驗(yàn)。

圖5a是GPS PLL的測(cè)試界面。右邊的四個(gè)狀態(tài)燈綠色顯示時(shí)，分別表示當(dāng)前GPS秒脈沖是有效的、內(nèi)部秒脈沖已經(jīng)獲取到、鎖相已經(jīng)成功并開(kāi)始了采集。左邊的時(shí)鐘是當(dāng)前內(nèi)部秒脈沖的滴答計(jì)數(shù)，平均時(shí)鐘是GPS秒脈沖的滴答計(jì)數(shù)，兩者接近40 MHz標(biāo)稱(chēng)頻率，與標(biāo)稱(chēng)頻率相差小于等于200 Hz，即不到5微秒的鐘差 （每滴答是25納秒），符合中華人民共和國(guó)地震行業(yè)標(biāo)準(zhǔn)DB/T 10-2001中校時(shí)精度優(yōu)于1 ms的要求[13]。相位差就是采樣時(shí)鐘與標(biāo)稱(chēng)頻率的相位之差。因?yàn)樾∮?00 kHz的相位差，時(shí)鐘精度已經(jīng)在1 ms的范圍內(nèi)，所以在程序設(shè)計(jì)里，設(shè)定了相位差小于100 kHz便鎖相的操作。實(shí)測(cè)的Phase Error均小于2 000 Hz，圖中的相位差則更小，僅有88.282 6 Hz。圖5b是標(biāo)定信號(hào)控制和數(shù)據(jù)采集的實(shí)測(cè)情況。①圖5b的上方是I2C通信的測(cè)試控制界面，用于發(fā)送標(biāo)定控制信號(hào)。②圖的下方左側(cè)是從加速度傳感器反饋回來(lái)被9205采集到的其中一組標(biāo)定波形，波形無(wú)畸變。③圖下方右側(cè)是實(shí)際采集到的振動(dòng)信號(hào)。除了采集真實(shí)的振動(dòng)信號(hào)，觀察有無(wú)波形畸變外，還進(jìn)行了采集器的線(xiàn)性度誤差檢測(cè)、噪聲檢測(cè)、動(dòng)態(tài)范圍檢測(cè)和幅頻響應(yīng)檢測(cè)，驗(yàn)證數(shù)據(jù)采集器的關(guān)鍵性能指標(biāo)。受篇幅限制，以9205-1模塊實(shí)測(cè)數(shù)據(jù)為例，描述檢測(cè)方法和相應(yīng)的檢測(cè)結(jié)果。

與線(xiàn)性度誤差相關(guān)的主要是增益誤差、偏置誤差和積分非線(xiàn)性誤差（INL）。前兩項(xiàng)是線(xiàn)性誤差，可以通過(guò)定期校準(zhǔn)來(lái)減小或消除。本文在標(biāo)定時(shí)，測(cè)試信號(hào)設(shè)置為5 Hz的正弦波，選取了幅值為滿(mǎn)量程的10%、20%、30%、40%、50%、60%、70%、80%、90%、100%均勻分布的10個(gè)標(biāo)準(zhǔn)值x，每個(gè)標(biāo)準(zhǔn)值xi測(cè)量10次，10次測(cè)量值的平均值yi作為實(shí)測(cè)值。將yi繪圖，理想情況下得到一條近似的直線(xiàn)，再將該直線(xiàn)上的所有點(diǎn)用最小二乘法做最佳直線(xiàn)擬合，得到斜率為Kf、截距為Cf的擬合直線(xiàn)。標(biāo)準(zhǔn)值繪制的是理想直線(xiàn)，斜率為K。擬合直線(xiàn)截距Cf的絕對(duì)值就是偏移誤差，而擬合直線(xiàn)斜率Kf與理想直線(xiàn)斜率K之差的絕對(duì)值定義為增益誤差，實(shí)測(cè)值減去擬合后的直線(xiàn)，殘留的就是線(xiàn)性偏差，也稱(chēng)積分非線(xiàn)性誤差。如圖6所示，標(biāo)準(zhǔn)值用直線(xiàn)表示，實(shí)測(cè)值用方點(diǎn)表示，擬合后的直線(xiàn)用圓點(diǎn)表示。實(shí)測(cè)值及計(jì)算結(jié)果見(jiàn)表1。表1各參量反映了實(shí)測(cè)值和標(biāo)準(zhǔn)值的線(xiàn)性擬合關(guān)系y=a+bx，如下所示：

圖5 鎖相環(huán)、數(shù)據(jù)采集、標(biāo)定信號(hào)輸出測(cè)試界面Fig.5 The test interface of PLL,data acquisition andcalibration signal output

圖6 線(xiàn)性度誤差Fig.6 Linearity error

最后，線(xiàn)性偏差Δyi由公式（7）求得。

噪聲檢驗(yàn)的方法是：將 9205-1、9205-2、 9205-3模塊各通道輸入端短接并接地，在200 sps采樣率下記錄4 000個(gè)以上采樣數(shù)據(jù)（i=1，2…，N），計(jì)算的平均值，按照（8）式計(jì)算噪聲均方根值，實(shí)測(cè)數(shù)據(jù)及計(jì)算結(jié)果見(jiàn)表2。

動(dòng)態(tài)范圍檢驗(yàn)的方法是：用數(shù)字信號(hào)發(fā)生器向9205模塊輸入端輸入頻率為10 Hz、振幅為10 V滿(mǎn)量程的正弦波信號(hào)，按照（9）式計(jì)算采樣記錄的有效值A(chǔ)e，Am是采樣記錄的振幅值，單位為伏特（V）。最后，按照（10）式計(jì)算采集器的動(dòng)態(tài)范圍。實(shí)測(cè)數(shù)據(jù)及計(jì)算結(jié)果見(jiàn)表3。

表1 線(xiàn)性度誤差檢驗(yàn)數(shù)據(jù)及計(jì)算結(jié)果Table 1 Linearity error inspection data and calculation results

幅頻響應(yīng)測(cè)試的方法是：用數(shù)字信號(hào)發(fā)生器在14種頻率下輸出幅度穩(wěn)定的正弦波電壓，對(duì)采集器進(jìn)行幅頻響應(yīng)測(cè)試，實(shí)測(cè)數(shù)據(jù)見(jiàn)表4，幅頻響應(yīng)曲線(xiàn)見(jiàn)圖7。

表2 噪聲檢驗(yàn)數(shù)據(jù)及計(jì)算結(jié)果Table 2 The noise inspection data and calculated results

圖7 幅頻響應(yīng)曲線(xiàn)Fig.7 Response curve of amplitude frequency

表3 動(dòng)態(tài)范圍檢驗(yàn)數(shù)據(jù)及計(jì)算結(jié)果Table 3 The dynamic range inspection data and calculated results

表1 Δyi集合中絕對(duì)值的最大值是0.000 182 715 V，線(xiàn)性度誤差遠(yuǎn)小于地震行業(yè)標(biāo)準(zhǔn)DB/T 22-2007中滿(mǎn)量程的0.03%，即0.003 V的技術(shù)要求。此外，從表1的數(shù)據(jù)及圖6均可以看出，實(shí)測(cè)值成直線(xiàn)分布，與擬合直線(xiàn)和理想直線(xiàn)重疊，反映了增益誤差、偏置誤差特別小，整體的精確度非常高。表2計(jì)算出的噪聲均方根小于噪聲均方根上限值2.158E-4 V，符合DB/T 10-2001標(biāo)準(zhǔn)中理論計(jì)算要求。表3計(jì)算的動(dòng)態(tài)范圍也與硬件的動(dòng)態(tài)范圍吻合。從表4實(shí)測(cè)數(shù)據(jù)及圖7可以看出，數(shù)據(jù)采集器在0～90 Hz內(nèi)頻率響應(yīng)是平坦的，優(yōu)于DB/T 10～2001標(biāo)準(zhǔn)0～50 Hz的頻率響應(yīng)范圍。

表4 幅頻響應(yīng)檢驗(yàn)數(shù)據(jù)Table 4 Amplitude frequency response inspetion data

5 成果應(yīng)用

項(xiàng)目的研究成果，具有創(chuàng)新性和實(shí)用價(jià)值。首先在虎門(mén)大橋上部署使用，記錄了大量的震動(dòng)波形數(shù)據(jù)，為計(jì)算這座橋梁關(guān)鍵部位的峰值加速度、頻率分布、橋面地震響應(yīng)及傳遞函數(shù)和橋梁的振動(dòng)周期等提供了寶貴的基礎(chǔ)數(shù)據(jù)。與之相關(guān)的技術(shù)應(yīng)用方案，曾經(jīng)獲得過(guò)美國(guó)國(guó)家儀器有限公司頒發(fā)的 “最高成就獎(jiǎng)”，并在 《儀器儀表學(xué)報(bào)》上得到錄用和刊登。其次，還在我國(guó)新豐江水庫(kù)大壩地震反應(yīng)專(zhuān)用臺(tái)陣上進(jìn)行了部署應(yīng)用。其中記錄到2013年2月22日11時(shí)34分發(fā)生在河源的M4.8級(jí)地震，是新豐江水庫(kù)大壩強(qiáng)震動(dòng)數(shù)字化觀測(cè)史上取得最有價(jià)值的數(shù)字化地震記錄，取代了前期進(jìn)口的多通道數(shù)據(jù)采集器不能正常記錄地震事件的缺陷。項(xiàng)目的研究成果陸續(xù)部署到汕頭礐石大橋地震反應(yīng)專(zhuān)用臺(tái)陣、汕頭國(guó)際隔震試驗(yàn)樓臺(tái)陣開(kāi)展強(qiáng)震動(dòng)觀測(cè)應(yīng)用。該項(xiàng)目的成果，也適于向石油、地質(zhì)、建筑設(shè)計(jì)等行業(yè)領(lǐng)域推廣使用，目前已經(jīng)推廣到省內(nèi)外多家單位的項(xiàng)目建設(shè)中，具有較好的市場(chǎng)前景。

6 結(jié)論

基于CompactRIO開(kāi)發(fā)強(qiáng)震動(dòng)數(shù)據(jù)采集器，在國(guó)內(nèi)地震行業(yè)是一種新的嘗試。本文基于cRIO硬件平臺(tái)，設(shè)計(jì)了多通道數(shù)據(jù)采集器FPGA邏輯單元并利用LabVIEW FPGA技術(shù)加以實(shí)現(xiàn)。整個(gè)設(shè)計(jì)實(shí)現(xiàn)過(guò)程幾乎不涉及硬件開(kāi)發(fā)，主要通過(guò)軟件編程實(shí)現(xiàn)了GPS PLL、數(shù)據(jù)采集、標(biāo)定信號(hào)輸出等復(fù)雜的功能。實(shí)驗(yàn)結(jié)果表明，數(shù)據(jù)采集器的噪聲、動(dòng)態(tài)范圍、頻率響應(yīng)等主要技術(shù)指標(biāo)滿(mǎn)足中華人民共和國(guó)地震行業(yè)標(biāo)準(zhǔn)DB/T 10-2001的要求，數(shù)據(jù)采集器的線(xiàn)性度誤差滿(mǎn)足DB/T 22-2007的要求。實(shí)現(xiàn)的階段成果將為后續(xù)的實(shí)時(shí)RT編程和RT圖形接口編程提供可靠的數(shù)據(jù)接口，項(xiàng)目的成果能為重大工程、生命線(xiàn)工程、超高層建筑和特殊結(jié)構(gòu)的強(qiáng)震動(dòng)觀測(cè)提供新型的觀測(cè)儀器，同時(shí)也能為人們利用NI產(chǎn)品進(jìn)行地震數(shù)據(jù)采集器開(kāi)發(fā)提供重要參考。

[1]陳樹(shù)學(xué)，劉萱.LabVIEW寶典[M].北京：電子工業(yè)出版社，2011.

[2]葉春明，吳華燈，郭德順，等.基于NI cRIO的多通道強(qiáng)震動(dòng)監(jiān)測(cè)與報(bào)警系統(tǒng)開(kāi)發(fā)[J].儀器儀表學(xué)報(bào)，2010，31(4)：357-361.

[3]劉云峰，沈慶宏，阮靜，等.基于QF4A512的加速度測(cè)量系統(tǒng)的實(shí)現(xiàn)[J].電子測(cè)量技術(shù)，2012，35（9）：106-108.

[4]黃豪彩，楊燦軍，陳道華，等.基于LabVIEW的深海氣密采水器測(cè)控系統(tǒng)[J].儀器儀表學(xué)報(bào)，2011，32（1）：40-45.

[5]吳邦春，彭曉彤，周懷陽(yáng)，等.基于海底觀測(cè)網(wǎng)的深海化學(xué)監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)[J].儀器儀表學(xué)報(bào)，2011，32（5）：1171-1176.

[6]楊俊強(qiáng)，毛征，曹鋒，等.多通道數(shù)據(jù)實(shí)時(shí)采集標(biāo)時(shí)系統(tǒng)設(shè)計(jì)[J].國(guó)外電子測(cè)量技術(shù)，2011，30（3）：29-32，36.

[7]馬海瑞，韓云東，袁群哲，等.基于LABVIEW的GPS信息采集與解析[J].國(guó)外電子測(cè)量技術(shù)，2011，30（9）：64-66，75.

[8]行鴻彥，武向娟，呂文華，等.自動(dòng)氣象站數(shù)據(jù)采集器溫度通道的環(huán)境溫度補(bǔ)償[J].儀器儀表學(xué)報(bào)，2012，33（8）：1868-1875.

[9]崔佩佩，何強(qiáng)，韓壯志，等.用LabVlEW FPGA模塊實(shí)現(xiàn)不同時(shí)鐘域的數(shù)據(jù)連續(xù)傳輸[J].現(xiàn)代電子技術(shù)，2011，34(17)：149-152.

[10]亓成宇，史曉鋒.高速曼碼解碼器及其I2C接口的FPGA實(shí)現(xiàn)[J].電子測(cè)量技術(shù)。2011，34（10）：53-56，95.

[11]張清秀，孔令昌，江勁軍，等.新型流氣式固體氡源用于氡儀器標(biāo)定的實(shí)驗(yàn)研究[J].華南地震，2012，32（3）：60-67.

[12]蔡曉葳.一種低功耗單片機(jī)與I2C總線(xiàn)連接的設(shè)計(jì)[J].國(guó)外電子測(cè)量技術(shù)，2011，30(8)：70-72，76.

[13]中國(guó)地震局.地震標(biāo)準(zhǔn)匯編2009（第二冊(cè)、第三冊(cè)）[M].北京：地震出版社，2010.

Implementation for Multi-channel Strong Motion Data Acquisition System FPGA Based on Compact RIO

WU Huadeng1，2，3，YE Chunming1，2，3
（1.Earthquake Administration of Guangdong Province，Guangzhou 510070，China；2.Key Laboratory of Earthquake Monitoring and Disaster Mitigation Technology，CEA，Guangzhou 510070，China；3.Key Laboratory of Earthquake early Warning and Safety Diagnosis of Major Project，Guangdong Province，Guangzhou 510070，China）

By taking CompactRIO as hardware platform,and using LabVIEW FPGA technique,the paper bring about the bottom data acquisition function of 48 channel strong motion data acquisition.The paper elaborates the key points of design in detail,and technically realizes the function of clock synchronization,data acquisition, calibration signal output,range set,state show,external triggering signal access,etc.The results show that the recorder's main technical indicators,for example,noise,dynamic range,frequency response,etc,meet the domestic requirements of seismic industry standard DB/T 10-2001 and linearity error meets the DB/T 22-2007. The stage result realized can provide important reference for people who will develop strong motion dataacquisition by use of NI products.

CompactRIO；LabVIEW；Strong motion；Data acquisition；FPGA；PLL；Pulse calibration；I2C

TP274+.2

A

1001-8662（2014）03-0033-07

10.13512/j.hndz.2014.03.06

吳華燈，葉春明.基于CompactRIO的多通道強(qiáng)震動(dòng)數(shù)據(jù)采集器FPGA的實(shí)現(xiàn)[J].華南地震，2014，34（3）：33-39.[WU Huadeng，YE Chunming. Implementation for Multi-channel Strong Motion Data Acquisition System FPGA Based on Compact RIO[J].South china journal of seismology，2014，34（3）：33-39.]

2014-03-01

廣東省科技計(jì)劃項(xiàng)目（2009B080701095），地震科技星火計(jì)劃項(xiàng)目（XH1019Y）資助

吳華燈 (1980-)，男，理學(xué)學(xué)士，工程師，主要從事地震觀測(cè)研究和軟硬件開(kāi)發(fā)工作.

E-mail：1160285781@qq.com.