周 亮，唐吉卓，林水生

(電子科技大學(xué) 通信與信息工程學(xué)院，成都 611731)

高等教育發(fā)展的重要目標(biāo)之一就是培養(yǎng)高素質(zhì)創(chuàng)新型人才［1］，而提供高質(zhì)量的實(shí)驗(yàn)平臺(tái)，開發(fā)優(yōu)質(zhì)的實(shí)驗(yàn)項(xiàng)目是提高學(xué)生科學(xué)素養(yǎng)、培養(yǎng)創(chuàng)新人才的重要手段?！督逃筷P(guān)于實(shí)施高等學(xué)校本科教學(xué)質(zhì)量與教學(xué)改革工程的意見》重點(diǎn)之一是考查學(xué)生的創(chuàng)新培養(yǎng)體系與效果，當(dāng)前很多高校正在進(jìn)行本科生創(chuàng)新實(shí)踐培養(yǎng)體系改革［2］。通信集成電路、通信嵌入式系統(tǒng)設(shè)計(jì)技術(shù)是我?！巴ㄐ排c信息系統(tǒng)”“信號(hào)與信息處理”“電路與系統(tǒng)”“計(jì)算機(jī)科學(xué)”及“微電子學(xué)與固體電子學(xué)”等國(guó)家重點(diǎn)學(xué)科相互融合的關(guān)鍵技術(shù)領(lǐng)域之一。通信集成電路及系統(tǒng)技術(shù)為現(xiàn)代無線通信、導(dǎo)航、定位、傳感、識(shí)別等信息系統(tǒng)提供了關(guān)鍵的核心元器件及集成組件，對(duì)現(xiàn)代各種有線/無線技術(shù)的發(fā)展起到了關(guān)鍵的作用，已成為現(xiàn)代電子信息技術(shù)的基礎(chǔ)和核心，是國(guó)防安全、信息安全和經(jīng)濟(jì)安全的重要保證。為促進(jìn)創(chuàng)新型人才的培養(yǎng)，提高復(fù)合型人才的素質(zhì)，我們充分利用實(shí)驗(yàn)室科研成果，以通信信號(hào)處理、專用集成電路設(shè)計(jì)、嵌入式系統(tǒng)開發(fā)等為基礎(chǔ)，研發(fā)了基于ARM與FPGA的數(shù)字通信綜合實(shí)驗(yàn)系統(tǒng)，并開發(fā)了大量通信類專用信號(hào)處理電路設(shè)計(jì)的實(shí)驗(yàn)資源。

ARM處理器體積小、功耗低、性價(jià)比高，因其出色的控制能力被廣泛應(yīng)用于醫(yī)療、家電以及工業(yè)控制等領(lǐng)域，是目前各種高端設(shè)備主控制器的普遍選擇［3］。FPGA能夠?qū)崿F(xiàn)各種邏輯電路，設(shè)計(jì)靈活，I/O豐富并且可以高速并行計(jì)算，是進(jìn)行數(shù)據(jù)處理的主流器件［4－6］，并逐步成為嵌入式系統(tǒng)技術(shù)發(fā)展的新方向［7］。隨著現(xiàn)代電子技術(shù)的高速發(fā)展，設(shè)計(jì)的電路越來越復(fù)雜，系統(tǒng)規(guī)模越來越大，通信系統(tǒng)及電路的設(shè)計(jì)和實(shí)現(xiàn)已經(jīng)與功能日益強(qiáng)大的EDA及系統(tǒng)仿真工具不可分割?；贏RM與FPGA結(jié)合的數(shù)字通信實(shí)驗(yàn)系統(tǒng)，不僅可以很好地使ARM處理器和FPGA之間互相彌補(bǔ)彼此的不足［8］，使其更適合于通信系統(tǒng)的設(shè)計(jì)，而且能夠使學(xué)生在掌握ARM與FPGA開發(fā)技術(shù)的同時(shí)，也鍛煉其在嵌入式設(shè)備中進(jìn)行專用電路設(shè)計(jì)的能力，給學(xué)生帶來從完成基本的實(shí)驗(yàn)驗(yàn)證到自主設(shè)計(jì)復(fù)雜嵌入式通信系統(tǒng)能力上的飛躍。

1 實(shí)驗(yàn)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

本實(shí)驗(yàn)系統(tǒng)采用ARM+FPGA的架構(gòu)，既可以開設(shè)獨(dú)立的ARM或FPGA實(shí)驗(yàn)，又可以將ARM與FPGA結(jié)合起來開設(shè)綜合性實(shí)驗(yàn)。本實(shí)驗(yàn)系統(tǒng)由三部分組成:(1)ARM+FPGA硬件平臺(tái);(2)軟件開發(fā)工具;(3)實(shí)驗(yàn)資源。

硬件平臺(tái)主要包括以S3C2440處理器為核心的ARM模塊，以XC6SLX45為核心的FPGA模塊，以及高速數(shù)模接口模塊。ARM模塊由ARM核心板以及位于母版上的各類外設(shè)組成，包含操作系統(tǒng)運(yùn)行的最小系統(tǒng)以及通信、音頻、大容量存儲(chǔ)芯片等外設(shè);FPGA模塊由FPGA核心板以及位于母版上的各類外設(shè)和擴(kuò)展接口組成;高速數(shù)模接口模塊由150 MS/s的ADC和275 MS/s的DAC組成，該模塊為實(shí)驗(yàn)系統(tǒng)提供了高速模擬信號(hào)處理能力，可支持大量的通信類實(shí)驗(yàn)開發(fā)，通過該模塊可以與其他外部設(shè)備通信，也可將系統(tǒng)內(nèi)部信息輸出至示波器等測(cè)量?jī)x器，以觀察實(shí)驗(yàn)結(jié)果。圖1為本實(shí)驗(yàn)系統(tǒng)的硬件結(jié)構(gòu)框圖，圖2為實(shí)驗(yàn)系統(tǒng)實(shí)物圖。

圖1 實(shí)驗(yàn)系統(tǒng)結(jié)構(gòu)框圖

基于硬件平臺(tái)進(jìn)行軟件開發(fā)時(shí)，使用的相關(guān)工具 主 要 包 括:Matlab、ISE、ModelSim、Keil、RVDS、IAR、GCC、Linux等，其中使用的EDA工具使設(shè)計(jì)更復(fù)雜的電路和系統(tǒng)成為可能，是現(xiàn)代電子系統(tǒng)設(shè)計(jì)最有效的工具［9］。

實(shí)驗(yàn)資源主要包括設(shè)計(jì)性實(shí)驗(yàn)、綜合性實(shí)驗(yàn)和創(chuàng)新性實(shí)驗(yàn)三大類。實(shí)驗(yàn)內(nèi)容由淺入深，利用該實(shí)驗(yàn)系統(tǒng)特有的ARM+FPGA功能特性，涵蓋了《數(shù)字邏輯設(shè)計(jì)》《通信原理》《ASIC設(shè)計(jì)》等課程。學(xué)生通過該實(shí)驗(yàn)系統(tǒng)，可以充分掌握通信系統(tǒng)的組成，并深入學(xué)習(xí)通信ASIC設(shè)計(jì)的相關(guān)知識(shí)。

圖2 實(shí)驗(yàn)系統(tǒng)實(shí)物圖

2 實(shí)驗(yàn)內(nèi)容設(shè)計(jì)及舉例

基于該實(shí)驗(yàn)系統(tǒng)，我們開發(fā)了全系列的實(shí)驗(yàn)資源，除常規(guī)的數(shù)字邏輯實(shí)驗(yàn)和ARM嵌入式實(shí)驗(yàn)外，還開發(fā)了大量的數(shù)字通信類綜合實(shí)驗(yàn)，例如，數(shù)字頻率合成器設(shè)計(jì)、FIR/IIR數(shù)字濾波器設(shè)計(jì)、QPSK調(diào)制解調(diào)器設(shè)計(jì)、Turbo編解碼器設(shè)計(jì)、數(shù)字頻率計(jì)設(shè)計(jì)等。常規(guī)的驗(yàn)證性實(shí)驗(yàn)是通過實(shí)驗(yàn)現(xiàn)象驗(yàn)證某一基本原理，方法、思路比較固定，結(jié)論也較單一，而綜合性實(shí)驗(yàn)不僅局限于某個(gè)現(xiàn)象和原理，實(shí)現(xiàn)方法多元化，結(jié)論比較豐富。通過綜合性實(shí)驗(yàn)旨在培養(yǎng)學(xué)生運(yùn)用已有知識(shí)解決問題的能力，鍛煉學(xué)生獨(dú)立創(chuàng)新思維，提高獨(dú)立解決問題的綜合素質(zhì)。下面以QPSK調(diào)制解調(diào)器設(shè)計(jì)實(shí)驗(yàn)為例作簡(jiǎn)要介紹。

QPSK是目前最常用的一種衛(wèi)星通信數(shù)字信號(hào)調(diào)制方式，具有較高的頻譜利用率和較強(qiáng)的抗干擾性能［10－12］。該實(shí)驗(yàn)的主要目的是學(xué)習(xí)基于兩路正交BPSK的QPSK調(diào)制解調(diào)［13－14］原理，掌握ARM與調(diào)制解調(diào)模塊的通信流程，學(xué)習(xí)通信專用電路模塊的FPGA實(shí)現(xiàn)及數(shù)據(jù)的自收發(fā)驗(yàn)證。該實(shí)驗(yàn)內(nèi)容主要包括:設(shè)計(jì)QPSK數(shù)字調(diào)制/解調(diào)器模塊，設(shè)計(jì)ARM與FPGA通信接口，利用Verilog語言完成各模塊的RTL級(jí)描述并仿真，在硬件平臺(tái)上進(jìn)行實(shí)測(cè)調(diào)試，通過回環(huán)測(cè)試及示波器等儀器驗(yàn)證設(shè)計(jì)的正確性。該實(shí)驗(yàn)的實(shí)現(xiàn)方案和實(shí)驗(yàn)場(chǎng)景如圖3所示。

圖3 QPSK調(diào)制解調(diào)系統(tǒng)實(shí)現(xiàn)方案及實(shí)驗(yàn)場(chǎng)景

實(shí)驗(yàn)中，由ARM中的數(shù)據(jù)產(chǎn)生模塊周期性地生成偽隨機(jī)序列或預(yù)設(shè)的數(shù)據(jù)，在寫信號(hào)控制下通過寫數(shù)據(jù)線發(fā)送至FPGA中的調(diào)制模塊，經(jīng)過QPSK調(diào)制后的信號(hào)送至DAC模塊轉(zhuǎn)換為模擬信號(hào)。該模擬信號(hào)通過信道后傳輸至接收端，經(jīng)ADC模塊采樣，然后送至FPGA中的解調(diào)模塊進(jìn)行解調(diào)得到數(shù)字基帶信號(hào)，該數(shù)據(jù)在ARM讀信號(hào)的控制下傳送回內(nèi)部緩存并與初始發(fā)送數(shù)據(jù)進(jìn)行比較，以驗(yàn)證數(shù)據(jù)收發(fā)的正確性。在實(shí)驗(yàn)過程中，通過示波器觀察基帶信號(hào)和調(diào)制后的模擬信號(hào)時(shí)域波形，分析各信號(hào)時(shí)序及對(duì)應(yīng)的值，驗(yàn)證設(shè)計(jì)的正確性。

在示波器中觀測(cè)調(diào)制前后的基帶信號(hào)及QPSK調(diào)制信號(hào)，得到如圖4所示波形。其中，圖4(a)顯示了發(fā)送端起始部分的數(shù)字序列，及其調(diào)制延遲后的QPSK信號(hào)時(shí)域波形，圖4(b)顯示了接收端解調(diào)后對(duì)應(yīng)的數(shù)字序列。

在實(shí)驗(yàn)中，ARM以2 Mb/s的速率周期性地發(fā)送預(yù)設(shè)的32 bits序列，通過示波器可以觀察到數(shù)字基帶信號(hào)的碼元周期為0.5 μs，發(fā)送端調(diào)制延遲大約為1.8 μs，接收端解調(diào)延遲大約為1.6 μs。通過解調(diào)后的基帶信號(hào)數(shù)據(jù)與原始預(yù)設(shè)序列對(duì)比，可以驗(yàn)證實(shí)驗(yàn)的正確性。

該實(shí)驗(yàn)是常規(guī)的ARM或FPGA獨(dú)立實(shí)驗(yàn)的擴(kuò)展，綜合運(yùn)用了ARM與FPGA兩種不同的編程模型平臺(tái)，有助于提高學(xué)生應(yīng)用不同技術(shù)協(xié)同解決問題的能力，做到活學(xué)活用，激發(fā)學(xué)生的創(chuàng)新性思維。通過該實(shí)驗(yàn)，也加強(qiáng)了學(xué)生對(duì)數(shù)字通信系統(tǒng)中調(diào)制解調(diào)原理的理解，更好地幫助學(xué)生認(rèn)識(shí)數(shù)字通信的過程，并學(xué)習(xí)了從理論仿真到電路實(shí)現(xiàn)的完整過程，培養(yǎng)了學(xué)生理論與實(shí)際相結(jié)合的科研能力。而這種結(jié)合不同編程平臺(tái)協(xié)同解決問題的方法，也是科學(xué)研究的一個(gè)發(fā)展趨勢(shì)，在學(xué)生實(shí)驗(yàn)中加入這樣的綜合性實(shí)驗(yàn)，達(dá)到了培養(yǎng)學(xué)生實(shí)踐能力與創(chuàng)新能力的目的。

圖4 示波器觀測(cè)到的基帶及QPSK調(diào)制信號(hào)

3 結(jié)束語

本文基于ARM與FPGA開發(fā)的數(shù)字通信實(shí)驗(yàn)系統(tǒng)資源豐富，涵蓋知識(shí)面廣，設(shè)計(jì)思路新穎，實(shí)驗(yàn)現(xiàn)象生動(dòng)形象，使學(xué)生從基本的實(shí)驗(yàn)入手，逐步了解面向?qū)嶋H應(yīng)用的一體化數(shù)字通信系統(tǒng)構(gòu)成和設(shè)計(jì)方法。從簡(jiǎn)單的實(shí)驗(yàn)驗(yàn)證，到最終自主設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)，極大地提高了學(xué)生的動(dòng)手能力，開闊了學(xué)生的視野，增強(qiáng)了學(xué)生的創(chuàng)新意識(shí)，使學(xué)生同時(shí)掌握軟硬件協(xié)同開發(fā)技巧，為今后的發(fā)展提供了必備的專業(yè)技術(shù)知識(shí)和項(xiàng)目開發(fā)經(jīng)驗(yàn)。

［1］教育部.國(guó)家中長(zhǎng)期教育改革和發(fā)展規(guī)劃綱要(2010－2020年)［EB/OL］.［2013 －05－18］.http://www.moe.edu.cn/publicfiles/business/htmlfiles/moe/moe_177/201008/93785.html.

［2］李莉，胡曉光.構(gòu)建培養(yǎng)本科生創(chuàng)新實(shí)踐能力的嵌入式選修課實(shí)驗(yàn)體系［J］.實(shí)驗(yàn)技術(shù)與管理，2010，27(11):238－240.

［3］高巖，李珊.基于ARM9的嵌入式控制系統(tǒng)實(shí)驗(yàn)平臺(tái)的研制［J］.實(shí)驗(yàn)技術(shù)與管理，2007，24(4):77－79.

［4］聶偉，王昭輝，湯作偉.基于FPGA的數(shù)字調(diào)制器的實(shí)現(xiàn)［J］.實(shí)驗(yàn)技術(shù)與管理，2007，24(9):89－92.

［5］黃衛(wèi)華，賈歷程.基于FPGA的EDA實(shí)驗(yàn)系統(tǒng)改革與實(shí)踐［J］.實(shí)驗(yàn)室研究與探索，2012，31(4):203－206.

［6］范哲意，周治國(guó)，劉志文.基于FPGA和模型化設(shè)計(jì)的圖像處理實(shí)驗(yàn)平臺(tái)［J］.實(shí)驗(yàn)室研究與探索，2013，32(4):63－66.

［7］李蕓，易志強(qiáng)，黃繼業(yè).EDA/SOPC實(shí)驗(yàn)教學(xué)方法探討［J］.高校實(shí)驗(yàn)室工作研究，2010(4):45－46.

［8］朱曉鵬，肖鐵軍.ARM+FPGA的實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)［J］.計(jì)算機(jī)工程與設(shè)計(jì)，2009，30(13):3088－3090.

［9］田建艷，夏路易.EDA支持下的電子技術(shù)教學(xué)實(shí)踐［J］.教育理論與實(shí)踐，2005，25(6):54－55.

［10］彭飛，趙繼勇.基于FPGA的全數(shù)字低中頻QPSK調(diào)制解調(diào)器實(shí)現(xiàn)［J］.電子設(shè)計(jì)應(yīng)用，2003(9):21－23.

［11］趙海潮，周榮花，沈業(yè)兵.基于FPGA的QPSK解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)［J］.微計(jì)算機(jī)信息，2004，20(7):76－77.

［12］李冰清，馮小平，王俊剛，等.基于FPGA的QPSK及OQPSK信號(hào)調(diào)制和解調(diào)電路設(shè)計(jì)［J］.電子元器件應(yīng)用，2008，10(4):41－43.

［13］王俊勝.全數(shù)字BPSK/QPSK解調(diào)器原理和應(yīng)用［J］.無線電通信技術(shù)，1992，18(4):255－263.

［14］和昆英，李麒，郭虹，等.BPSK、QPSK與 OQPSK、UQPSK調(diào)制識(shí)別方法初探［J］.微計(jì)算機(jī)信息，2006，22(4－1):286－288.