胡偉 戴瀾

【摘要】加法器是最基本的運(yùn)算單元，決定了運(yùn)算單元的速度。論文對(duì)一種采用流水線結(jié)構(gòu)的12位加法器進(jìn)行設(shè)計(jì)，提出了設(shè)計(jì)結(jié)構(gòu)，進(jìn)行電路仿真，最終采用CSMC0.6um數(shù)字工藝進(jìn)行硬件綜合，并采用Encounter進(jìn)行布局布線等后端設(shè)計(jì)，最終得到整個(gè)加法器的物理版圖。

【關(guān)鍵詞】流水線;加法器;布局布線

1.引言

加法運(yùn)算是一種最基本的運(yùn)算形式，乘法、除法甚至開(kāi)方等運(yùn)算都可以分化為基本的加法運(yùn)算，提高加法器的運(yùn)行速度可以有效地提高運(yùn)算單元的速度，目前，超前進(jìn)位加法器可以有效地提高加法器的運(yùn)算速度，但是對(duì)于很高位數(shù)的加法運(yùn)算，超前進(jìn)位加法器對(duì)運(yùn)算速度的提高有限[1-4]。對(duì)于高位的加法器采用流水線結(jié)構(gòu)是一種很好的選擇，論文以一種采用三級(jí)流水線實(shí)現(xiàn)的12位加法器為例，闡述了流水線加法器的設(shè)計(jì)思想，并最終對(duì)加法器進(jìn)行硬件綜合和布局布線。

2.流水線加法器結(jié)構(gòu)

三級(jí)流水線加法器架構(gòu)如圖1，輸入的12位數(shù)字先通過(guò)寄存器暫存，低4位通過(guò)加法器先進(jìn)行計(jì)算，輸出的進(jìn)位與求和信號(hào)通過(guò)寄存器暫存，高8位也暫存在第一級(jí)流水線寄存器中。在第二級(jí)流水線中，將兩個(gè)操作數(shù)的中4位以及低4位加法的進(jìn)位輸出一起做加法運(yùn)算，并且將求和結(jié)果以及進(jìn)位輸出暫存到第二級(jí)流水線寄存器，在第一級(jí)流水線完成的低4位相加的求和結(jié)果繼續(xù)暫存在第二級(jí)流水線寄存器中。第三級(jí)流水線完成相似的操作，直到輸出運(yùn)算結(jié)果（見(jiàn)圖1）。

3.電路仿真與綜合

利用上述架構(gòu)，利用Verilog-HDL對(duì)電路進(jìn)行描述，在ModelSim工具下對(duì)系統(tǒng)進(jìn)行仿真，得到的三級(jí)流水線加法器的仿真結(jié)果如圖2，從圖中可以看出，三級(jí)流水線加法器功能正確。在Candence工作環(huán)境下，基于CSMC0.5μm工藝，利用DC綜合工具對(duì)三級(jí)流水線加法器進(jìn)行綜合，得到的電路如圖3所示，通過(guò)硬件綜合，說(shuō)明設(shè)計(jì)的可實(shí)現(xiàn)性。

圖2 三級(jí)流水線加法器仿真

4.布局布線

在Candence工作環(huán)境下，采用Mentor公司的Encounter工具，對(duì)三級(jí)流水線加法器進(jìn)行布局布線：建立并進(jìn)入工作目錄，輸入命令encounter啟動(dòng)Encounter界面，調(diào)用DC生成的，sdc文件和工藝庫(kù)文件等。然后對(duì)電源環(huán)，時(shí)鐘樹(shù)等進(jìn)行布局，最后通過(guò)DRC，LVS檢查，最終對(duì)電路進(jìn)行寄生參數(shù)提取。整體電路版圖布局如圖4所示。

5.結(jié)論

論文對(duì)三級(jí)流水線加法器進(jìn)行設(shè)計(jì)，并進(jìn)行硬件語(yǔ)言描述，最終對(duì)電路進(jìn)行綜合和布局布線，通過(guò)研究表明，本流水線加法器設(shè)計(jì)方案合理，具有可實(shí)現(xiàn)性。

參考文獻(xiàn)

[1]王仁平，何明華.64位超前進(jìn)位對(duì)數(shù)加法器的設(shè)計(jì)與優(yōu)化[J].半導(dǎo)體技術(shù)，2010，35（11）：1116-1121.

[2]李明，曹家麟.基于流水線的自檢測(cè)進(jìn)位相關(guān)和加法器設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2006，23（4）：48-49.

[3]郭天天，張志勇，盧煥章.快速浮點(diǎn)加法器的FPGA實(shí)現(xiàn)[J].計(jì)算機(jī)工程，2005，31（16）：202-204.