暢琳 沈小林 劉長(zhǎng)明

【摘要】該數(shù)據(jù)記錄設(shè)備的存儲(chǔ)系統(tǒng)采用FPGA為控制核心，存儲(chǔ)介質(zhì)選用NAND FLASH 存儲(chǔ)芯片，采用乒乓工作思想，利用并行處理技術(shù)和流水線技術(shù)實(shí)現(xiàn)了多片低速FLASH時(shí)高速數(shù)據(jù)的存儲(chǔ)，提高了整個(gè)系統(tǒng)的存儲(chǔ)容量和存儲(chǔ)速度。

【關(guān)鍵詞】并行處理;流水線思想;NAND;FLASH;FPGA

Abstract：In the recording system of the data recording device， FPGA is taken as the control core and NAND FLASH as the storage medium. The application of parallel processing technology and pipeline technology makes high speed data storage achieved by several low speed flash ， which improves the storage capacity and speed of whole system.

Keywords：parallel processing technology;pipeline technology;NAND;FLASH;FPGA

數(shù)據(jù)記錄設(shè)備由于它使用半導(dǎo)體存儲(chǔ)芯片作為存儲(chǔ)介質(zhì)，所以其存儲(chǔ)密度高、無(wú)轉(zhuǎn)動(dòng)部件、可靠性高、體積小、重量輕，因而逐漸成為車(chē)載的數(shù)據(jù)記錄器的主流方案。閃速存儲(chǔ)器（簡(jiǎn)稱(chēng)閃存）作為一種新興的半導(dǎo)體存儲(chǔ)器件，以其獨(dú)有的特點(diǎn)得到了迅猛的發(fā)展，具有非易失、可靠性高、功耗小、壽命長(zhǎng)、密度大、成本低、適應(yīng)惡劣的環(huán)境，具有抗震動(dòng)、抗沖擊、溫度適應(yīng)范圍寬等特點(diǎn)。

1.高速大容量存儲(chǔ)系統(tǒng)設(shè)計(jì)

本設(shè)計(jì)采用高速大容量存儲(chǔ)卡的組成機(jī)制和系統(tǒng)實(shí)現(xiàn)方案采用固態(tài)FLASH（存為存儲(chǔ)介質(zhì)，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門(mén)陣列）為存儲(chǔ)陣列的控制核心，針對(duì)外部高速數(shù)據(jù)的輸入，實(shí)現(xiàn)用高密度、相對(duì)低速的FLASH存儲(chǔ)器對(duì)高速數(shù)據(jù)的可靠存儲(chǔ)。要實(shí)現(xiàn)數(shù)據(jù)的正常常通信，需要一個(gè)控制核心來(lái)控制眾多的FLASH芯片，以便將接口和FLASH陣列內(nèi)部的數(shù)據(jù)實(shí)現(xiàn)互傳。它主要包括接口電路、中心邏輯控制電路FPGA、FLASH存儲(chǔ)器、電壓穩(wěn)壓模塊電路等。

存儲(chǔ)系統(tǒng)將采樣的數(shù)據(jù)傳給FLASH存儲(chǔ)卡保存，完成數(shù)據(jù)的存儲(chǔ)。FLASH存儲(chǔ)卡有一個(gè)高速的USB2.0接口，可以方便的和計(jì)算機(jī)之間進(jìn)行數(shù)據(jù)交換。我們對(duì)存儲(chǔ)卡的控制也都是通過(guò)USB接口實(shí)現(xiàn)的。存儲(chǔ)系統(tǒng)的結(jié)構(gòu)示意圖如圖1.1所示：

圖1.1 存儲(chǔ)系統(tǒng)結(jié)構(gòu)示意圖

設(shè)計(jì)將采用三星公司的K9WBG08U1M存儲(chǔ)芯片。該芯片為NAND FLASH芯片，工作在2.7V-3.6V電壓下，有4GB的存儲(chǔ)容量，內(nèi)部由2個(gè)2GB的FLASH構(gòu)成，每片F(xiàn)LASH由8192個(gè)塊組成，每塊有64頁(yè)，每頁(yè)能存儲(chǔ)（4096+128）個(gè)字節(jié)的數(shù)據(jù)，頁(yè)編程時(shí)間為200us，塊擦除時(shí)間為1.5ms。

要實(shí)現(xiàn)低速模塊對(duì)高速數(shù)據(jù)的處理，一般采用的是乒乓工作的原理。所謂乒乓處理，是指當(dāng)設(shè)計(jì)的時(shí)序要求很高，低速器件滿(mǎn)足不了高速輸入的傳輸要求時(shí)，通過(guò)將數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換，用多個(gè)操作模塊并行處理、乒乓工作，從而達(dá)到多個(gè)低速器件共同完成對(duì)高速輸入的分流。

按照操作FLASH的傳統(tǒng)方法，存儲(chǔ)完一片F(xiàn)LASH后，再進(jìn)行下一片F(xiàn)LASH的操作，這樣最高存儲(chǔ)速度也只是單片F(xiàn)LASH的存儲(chǔ)速度即5.1MB/s，顯然無(wú)法適用于高速數(shù)據(jù)傳輸存儲(chǔ)的場(chǎng)合。通過(guò)并行處理技術(shù)可以很直觀的提高存儲(chǔ)速度，具體實(shí)現(xiàn)方法是：將N片低速FLASH芯片并聯(lián)起來(lái)，使用相同的控制線、片選線和讀寫(xiě)信號(hào)線，構(gòu)成一個(gè)多位寬的FLASH組。這樣N片F(xiàn)LASH并行工作，進(jìn)行相同的操作，存儲(chǔ)量可達(dá)到單片F(xiàn)LASH的N倍，所以理論上存儲(chǔ)速度也是單片F(xiàn)LASH的N倍。

流水工作思想是一種控制FLASH陣列的結(jié)構(gòu)示意、FLASH存儲(chǔ)陣列、FLASH共享數(shù)據(jù)總線。借鑒這種技術(shù)在進(jìn)行FLASH存儲(chǔ)時(shí)，可以大大節(jié)省存儲(chǔ)時(shí)間，提高存儲(chǔ)速度。FLASH每頁(yè)數(shù)據(jù)的加載時(shí)間和編程時(shí)間是器件本身所決定的，當(dāng)加載完一頁(yè)數(shù)據(jù)后，F(xiàn)LASH就進(jìn)入忙狀態(tài)，此時(shí)需要等待加載的數(shù)據(jù)自動(dòng)編程，即將數(shù)據(jù)從寄存器中寫(xiě)入存儲(chǔ)單元內(nèi)，這期間不能進(jìn)行其余的操作，當(dāng)編程結(jié)束后，F(xiàn)LASH才恢復(fù)空閑狀態(tài)，此后才能進(jìn)行下一頁(yè)數(shù)據(jù)的加載，然后再進(jìn)行編程。因此如果可以善加利用編程時(shí)間，使FLASH在進(jìn)行本頁(yè)數(shù)據(jù)編程的同時(shí)去執(zhí)行下一頁(yè)數(shù)據(jù)的加載，這樣便可節(jié)省存儲(chǔ)時(shí)間，提高速度。加載完一頁(yè)數(shù)據(jù)的時(shí)間約為102.5μs，最大編程時(shí)間為700μs，這樣在每頁(yè)的編程時(shí)間內(nèi)可以完成7次的FLASH加載操作（700/102.5≈7）。

2.主機(jī)與存儲(chǔ)板的通信橋梁

為了增強(qiáng)板卡使用的通用性，我們同時(shí)使用USB和CPCI總線接口做為主機(jī)和存儲(chǔ)板之間的通信橋梁，以便在不同的使用環(huán)境下都能和主機(jī)實(shí)現(xiàn)有效的數(shù)據(jù)通信。

CY7C68013芯片提供了兩種和外部交換數(shù)據(jù)的方式：可編程接口GPIF（General Programmable Interface）和Slave FIFOS，通過(guò)配置芯片的寄存器就可以選擇其中一種方式。因?yàn)槿绻x用主方式，CY7C68013片內(nèi)RAM太小，無(wú)法下載固件代碼，還需另外設(shè)置片外擴(kuò)展EPROM，增加了電路的復(fù)雜度，而且由于我們可以用FPGA來(lái)控制USB芯片，因此我們選擇從方式工作訪問(wèn)比較靈活簡(jiǎn)單。

該系統(tǒng)需要兩個(gè)驅(qū)動(dòng)程序，即通用驅(qū)動(dòng)和下載固件的驅(qū)動(dòng)。通用驅(qū)動(dòng)完成與外設(shè)和用戶(hù)程序的通信及控制。而下載固件的驅(qū)動(dòng)則只負(fù)責(zé)在外設(shè)連接USB總線后把特定的固件程序下載到FX2的RAM中。

3.存儲(chǔ)板的電路設(shè)計(jì)

3.1 電源設(shè)計(jì)

底板可以提供3.3V、5V、+12V、-12V和接地引腳。12V、-12V電源插針只有一根，只能為每塊板卡提供500mA的電流。由于FLASH、USB芯片都工作在3.3V，相應(yīng)FPGA上的大部分I/0電壓也為3.3V，因此我們通過(guò)J1接插頭選擇底板3.3V供電。FPGA內(nèi)核的電壓為1.2V，需要把3.3V電壓轉(zhuǎn)換成1.2V。電源模塊電路圖如圖3.1所示。

圖3.1 電源模塊電路

此電源模塊可以為系統(tǒng)提供3.3V電壓標(biāo)準(zhǔn)電壓，從而為系統(tǒng)正常運(yùn)行提供保障。

3.2 FPGA和外部ROM的配置電路

FPGA是基于SRAM的可編程器件，掉電后FPGA上的配置信息全部丟失，所以FPGA構(gòu)造的存儲(chǔ)系統(tǒng)在每次上電后都依賴(lài)于外部存儲(chǔ)器來(lái)配置才能實(shí)現(xiàn)對(duì)系統(tǒng)的控制，本課題采用XCF01SVO20作為外部ROM。配置電路圖如圖3.2所示。

3.3 高速存儲(chǔ)芯片陣列電路

本課題采用流水線設(shè)計(jì)思想，對(duì)單片K9WBG08U1M FLASH芯片而言，存儲(chǔ)速度最高可達(dá)5.1MB/s，4片速度可達(dá)20MB/s以上，完全滿(mǎn)足設(shè)計(jì)要求。并行總線電路圖連接如圖3.3所示。

參考文獻(xiàn)

[1]朱知博.基于NAND FLASH的高速大容量存儲(chǔ)系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011（08）：170-173.

[2]劉成明，李新娥，張艷兵.基于FPGA 的存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)[J].山西電子技術(shù)，2011（4）：1-2.

[3]楊海濤，蘇濤.基于FPGA的高速大容量固態(tài)存儲(chǔ)設(shè)備設(shè)計(jì)[J].國(guó)外電子元器件，2007（5）：1-2.

作者簡(jiǎn)介：

暢琳（1989—），女，山西太原人，碩士研究生，研究方向：控制工程。

沈小林，男，副教授，碩士生導(dǎo)師，研究方向：控制理論與控制工程，導(dǎo)航、制導(dǎo)與控制，檢測(cè)技術(shù)與自動(dòng)化裝置。

劉長(zhǎng)明，男，講師，研究方向：控制理論與控制工程。