薛佳梅+李開航+羅雪芹

摘 要： 設(shè)計(jì)一款可用于Class D的比較器。在考慮抗噪能力和分辨率的情況下，引入2路電流反饋，提高抗噪能力，從而可以提高分辨率。采用HHNEC BCD035工藝對該調(diào)制器進(jìn)行電路級設(shè)計(jì)并用Cadence仿真，該電路可抑制輸出電壓的錯(cuò)誤跳變，失調(diào)電壓為0.2 mV，增益為38.42 dB，3 dB帶寬達(dá)到20 MHz，滿足高速率要求。

關(guān)鍵詞： PWM； Class D； 電流反饋； 遲滯比較器

中圖分類號(hào)： TN721?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）07?0147?04

Design of current feedback comparator used in Class D audio amplifier

XUE Jai?mei， LI Kai?hang， LUO Xue?qin

（ College of Physics and Electromechanical Engineering， Xiamen University， Xiamen 361005， China）

Abstract： A comparator used in a Class D audio amplifier was designed. Taking the anti?noise capacity and resolution into account， two current?feedback subcircuits are adopted in the design to improve the anti?noise capacity and resolution at the same time. HHNEC BCD035 process is used for circuit design of the modulator and Cadence is for its simulation. The result shows that the circuit can restrain the mistaken voltage jump， the offset voltage can reach 0.2 mV， the gain of pre?amp is 38.42 dB， and the 3 dB bandwidth can reach 20 MHz to satisfy the requirement of high speed.

Keywords： PWM； Class D； current feedback； hysteresis comparator

0 引 言

憑借其高效率的特點(diǎn)，D類放大器開始逐漸取代AB類放大器進(jìn)入便攜式產(chǎn)品、專業(yè)影音等多個(gè)領(lǐng)域。而比較器作為整個(gè)電路的核心部分之一，D類放大器的特性也對比較器的設(shè)計(jì)指標(biāo)提出了高要求。

D類音頻功放最常用的調(diào)制機(jī)制是脈沖編碼調(diào)制即PWM（Pulse Width Modulation）技術(shù)，其原理是把經(jīng)前置放大器放大的音頻信號(hào)[Vin，]與三角波發(fā)生器參數(shù)的三角波[Vm]進(jìn)行比較。當(dāng)[Vin>Vm]時(shí)，比較器輸出高電平，反之，輸出低電平。這樣把輸入信號(hào)的大小轉(zhuǎn)變?yōu)檩敵雒}沖的寬度，相當(dāng)于用輸入信號(hào)[Vin]去調(diào)制載波[Vm，]從而形成占空比隨輸入信號(hào)幅度變化的輸出調(diào)制波[Vd][1]，如圖1所示。

1 比較器設(shè)計(jì)

出于協(xié)調(diào)效率和成本的考慮，載波[Vm]的頻率一般選定250 kHz，而人耳可接收的音頻頻率范圍為20 Hz～20 kHz，因此一個(gè)良好的PWM比較器應(yīng)該具有以下特性[2?3]：

（1） 大帶寬以實(shí)現(xiàn)信號(hào)的快速翻轉(zhuǎn)，從而降低調(diào)制帶來的非線性失真；

（2） 高增益以獲得高精度；

（3） 低失調(diào)以獲得高靈敏度；

（4） 具有抗噪能力；

（5） 傳輸延遲小，不會(huì)對后續(xù)邏輯電路產(chǎn)生邏輯錯(cuò)誤。

一般來說，一個(gè)比較器可以被劃分為3部分，分別是預(yù)放大級、比較級和緩沖級。

圖1 PWM調(diào)制圖

1.1 預(yù)放大級

預(yù)放大級實(shí)質(zhì)上就是一個(gè)放大器。由于放大器的增益帶寬積通常是個(gè)常數(shù)，因此，為了達(dá)到寬帶寬的目的，一個(gè)單級放大器的放大能力通常是有限的。而如果數(shù)個(gè)低增益、寬帶寬的放大器級聯(lián)，那么就可以在保證帶寬的前提下，增大增益，同時(shí)，此時(shí)的總時(shí)延也可被最小化[4]。

電路中的單級放大器采用的是PMOS二極管連接做負(fù)載的差分放大級。這是因?yàn)槎O管PMOS做負(fù)載，增益為：[AV=-gm1gm3=-un（WL）1up（WL）3，]只與寬長比有關(guān)，而這可以使增益更為精確，如圖2所示。

圖2 二極管負(fù)載差分對

1.2 比較級

在噪聲環(huán)境中，如果比較器足夠快且噪聲的幅度足夠大的話，其輸出端也會(huì)存在噪聲[4]，如圖3所示。因此為了降低噪聲影響，防止輸出包含噪聲成分，通常在比較器內(nèi)引入遲滯，遲滯比較器的傳輸曲線如圖4所示，可以看出，在遲滯比較器中，失調(diào)電壓會(huì)大于理想的比較器，這在另一方面就會(huì)降低電路的靈敏度。

圖3 比較器對含有噪聲的輸入響應(yīng)

圖4 遲滯比較器傳輸曲線

從圖1可以知道，[Vd]的波形要正確，則[Vd]從高電平跳變到低電平只能發(fā)生在三角波[Vm]處于上升沿，而[Vd]從低電平跳變到高電平只能發(fā)生在三角波[Vm]處于下降沿。

因此，可以在傳統(tǒng)的遲滯比較器內(nèi)部引入兩路電流反饋[2]，一旦在上述2種情況中發(fā)生跳變，則抑制比較器再發(fā)生跳變。

1.2.1 傳統(tǒng)遲滯比較器

傳統(tǒng)的遲滯比較器（見圖5）通過把M6和M7管的柵極交叉互聯(lián)，實(shí)現(xiàn)正反饋，以提高判斷電路的增益并產(chǎn)生一定的滯遲效果來抵抗噪聲[5]。

圖5 傳統(tǒng)遲滯比較器

設(shè)[β5=β8=βA，][β6=β7=βB，]假定剛開始是[io+]遠(yuǎn)大于[io-，]則M5和M7導(dǎo)通，M6和M8截止，隨著[io+]減小，[io-]增大，當(dāng)M7的漏源電壓等于M6的[VTHN]時(shí)，電路的輸出狀態(tài)發(fā)生改變，此時(shí)，這個(gè)臨界電流值為：

[io-=βB2（vo+-VTHN）2=βBβAio+] （1）

同理，如果對于隨著[io-]減小，[io+]增大，可以得到電路的轉(zhuǎn)換點(diǎn)為：

[io+=βBβAio-] （2）

從式（1），式（2）可以得出如果[βA]和[βB]不相等，那就會(huì)在比較器中引入遲滯，由式（1），式（2）可以推出發(fā)生轉(zhuǎn)換時(shí)的輸入電壓差為[VSPH=v+-v-=][ISSgm?βBβA-1βBβA+1，][VSPL=-VSPH]（當(dāng)[βB≥βA]時(shí)， [ISS、][gm]為預(yù)放大級的尾電流和跨導(dǎo)值），則抗噪范圍[VH]為[2（VSPH-VDD2），]很明顯，在器件參數(shù)確定的情況下，[VH]過小，則在[Vm]與[Vd]幅值相差不多的情況下，噪聲的存在會(huì)使得輸出在[Vm]的上升沿發(fā)生由低向高的翻轉(zhuǎn)，但另一方面，若是[VH]過大，則降低電路的靈敏度，失真度較大。

1.2.2 電流反饋遲滯比較器

針對上述傳統(tǒng)遲滯比較器的缺點(diǎn)，本文在比較級引入2路電流反饋，利用這2路電流反饋抑制電平的錯(cuò)誤跳變。

從傳統(tǒng)比較器發(fā)生轉(zhuǎn)變時(shí)的電流公式，可以知道，如果[io-，maxio+，min≤βBβA，]那么轉(zhuǎn)換所需要滿足的電流公式永遠(yuǎn)不會(huì)滿足，亦即不會(huì)發(fā)生電壓轉(zhuǎn)換，即輸出維持同一電平，這也就是文中即將提到的比較器——電流反饋遲滯比較器的原理。

在圖6比較級中，開關(guān)K1、K2控制如下：[Vosc]處于上升沿時(shí)，K1指向a；[Vosc]處于下降沿時(shí)，K1指向b。

圖6 帶有電路反饋的比較器

輸出[Vo]為低電平時(shí)，K2指向c；[Vo]為高電平時(shí)，K2指向d。

以下逐一分析，開關(guān)處于各個(gè)情況下的電路遲滯情況：

（1） 當(dāng)[Vosc]處于上升沿，輸出[Vo]為高電平時(shí)，開關(guān)a、d打開，這時(shí)若發(fā)生電平轉(zhuǎn)換，只可能是由高電平跳轉(zhuǎn)低電平。此時(shí)[iD3、iD4∈I1，ISS+I1，]當(dāng)[iD4=][βB2（vA-VTHN）2=βBβAiD3，]發(fā)生電壓轉(zhuǎn)換。

（2） 當(dāng)[Vosc]處于上升沿，輸出[Vo]為低電平時(shí)，開關(guān)a、c打開，這時(shí)有可能發(fā)生由低電平向高電平轉(zhuǎn)換，而很明顯，這是錯(cuò)誤的，需要抑制。此時(shí)，[iD4∈2I1，ISS+2I1、][iD3∈0，ISS]，若是依照上面所講，讓[iD3，maxiD4，min=ISS2I1≤βBβA，]則電平將會(huì)一直維持在低電平。

（3） 當(dāng)[Vosc]處于下降沿，輸出[Vo]為低電平時(shí)，開關(guān)b、c打開，這時(shí)若發(fā)生電平轉(zhuǎn)換，只可能是由高電平跳轉(zhuǎn)低電平。此時(shí)[iD3，iD4∈[I1，ISS+I1]，]當(dāng)[ID3=βB2（vB-VTHN）2=][βBβAiD4，]發(fā)生電壓轉(zhuǎn)換。

（4） 當(dāng)[Vosc]處于下降沿，輸出[Vo]為高電平時(shí)，開關(guān)b、d打開，這時(shí)有可能發(fā)生由低電平向高電平轉(zhuǎn)換，此時(shí)，[iD3∈2I1，ISS+2I1、][iD4∈0，ISS，]如同（2），這也是需要糾正的，同理滿足[iD4，maxiD3，min=ISS2I1≤βBβA，]則電平將會(huì)一直維持在高電平。

最終的遲滯效果圖如圖7所示，因此可以利用這2路反饋電流，提高電路的抗噪聲能力，從而相應(yīng)地提高電路的分辨率。

1.3 輸出緩沖級

緩沖級的主要作用是把比較級的輸出信號(hào)轉(zhuǎn)變成邏輯信號(hào)，因?yàn)樵贑lass D中，比較級輸出接的是功率放大驅(qū)動(dòng)級，因此輸出緩沖級最好是滿擺幅輸出，而沒有電壓擺率的限制。本文采用的是自偏置的差分放大器作為輸出緩沖級，如圖8所示。

圖7 電流反饋比較器的傳輸曲線圖

圖8 自偏置放大級做輸出緩沖級

它具有以下優(yōu)點(diǎn)[6]：

（1） 由于[M3、][M4]工作于線性區(qū)，[VH、][VL]靠近電源軌電壓，因此輸出擺幅可接近于[VDD，]可用于驅(qū)動(dòng)功率管。

（2） 它可提供超過靜態(tài)電流的驅(qū)動(dòng)電流，從而提高驅(qū)動(dòng)能力，減小轉(zhuǎn)換時(shí)間。

在自偏置差分放大器后還接有一級反相器，用作附加的增益級，同時(shí)隔離負(fù)載電容和自偏置差分放大器。

2 比較器整體電路仿真結(jié)果

本文是基于HHNEC BCD035工藝設(shè)計(jì)電路的，所有仿真均是在Cadence下得到。圖9即為整體電路圖，本電路在[VDD=]4 V下工作。

圖10為在不同狀態(tài)下，比較器的遲滯效果圖。

此時(shí)，[Vosc]接0～4 V DC掃描源，[Vsin]接2 V的直流源。可以看到，正常情況下，[VH=4]mV，比正常的遲滯比較器小，可是由于2路電流反饋，轉(zhuǎn)換后的遲滯效應(yīng)實(shí)際上是大大增強(qiáng)了，而同時(shí)很好地提高了遲滯比較器的分辨率，可以看到失調(diào)電壓只有2 mV。

圖10 傳輸曲線

圖11為前置運(yùn)放的AC仿真圖，可以看到，其增益為38.42 dB，3 dB帶寬為20 MHz，滿足高速率的要求。

圖11 前置運(yùn)放AC仿真圖

圖12為瞬態(tài)圖，[Vsin]接幅度為1 V、頻率為10 kHz的正弦信號(hào)，[Vosc]接幅值為1～3 V的三角波，比較器在輸出信號(hào)占空比接近或等于100%時(shí)可以穩(wěn)定工作。把其中的一周期波形放大，如圖13所示，可以看到，比較器接近于滿擺幅輸出，輸出幅度達(dá)到3.39 nV～4 V。

圖12 瞬態(tài)仿真圖

圖13 輸出擺幅

3 結(jié) 論

Class D音頻功放因?yàn)槠涓咝识粡V泛使用，本文采用D類功放最常用的PWM調(diào)制方式，引入了2路電流反饋支路，抑制了輸出的錯(cuò)誤跳變，從另一方面變相地?cái)U(kuò)大了抗噪電壓范圍，從而降低了傳統(tǒng)遲滯比較器對失調(diào)電壓的限制，提高了電路的分辨率。當(dāng)輸出占空比接近或等于100%，比較器可以滿擺幅輸出穩(wěn)定工作。

注：本文通訊作者為李開航。

參考文獻(xiàn)

[1] 樊斌.Class D音頻功率放大器研究與設(shè)計(jì)[D].西安：西安電子科技大學(xué)，2009.

[2] 金杰，武傳欣，徐自有.適用于D類音頻功放的動(dòng)態(tài)遲滯PWM比較器[J].中國集成電路，2008（10）：37?42.

[3] 彭卓.D類音頻功率放大器的設(shè)計(jì)[D].成都：電子科技大學(xué)，2008.

[4] ALLEN P E，HOLBERG D R. CMOS模擬集成電路設(shè)計(jì)[M].馮軍，李志群，譯.北京：電子工業(yè)出版社，2005.

[5] BAKER R J， LI H W， BOYCE D E. CMOS電路設(shè)計(jì)·布局與仿真[M].陳中建，譯.北京：機(jī)械工業(yè)出版社，2006.

[6] ME1 Bazes. Two novel fully complementary self?biased CMOS differential amplifiers [J]. IEEE Journal of Solid?State Circuits， 1991， 26（2）： 165?168.

[7] Behzad Razavi.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2002.

[8] 徐靜萍.具有帶隙結(jié)構(gòu)的遲滯比較器電路設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（6）：160?162.

此時(shí)，[Vosc]接0～4 V DC掃描源，[Vsin]接2 V的直流源?？梢钥吹剑Ｇ闆r下，[VH=4]mV，比正常的遲滯比較器小，可是由于2路電流反饋，轉(zhuǎn)換后的遲滯效應(yīng)實(shí)際上是大大增強(qiáng)了，而同時(shí)很好地提高了遲滯比較器的分辨率，可以看到失調(diào)電壓只有2 mV。

圖10 傳輸曲線

圖11為前置運(yùn)放的AC仿真圖，可以看到，其增益為38.42 dB，3 dB帶寬為20 MHz，滿足高速率的要求。

圖11 前置運(yùn)放AC仿真圖

圖12為瞬態(tài)圖，[Vsin]接幅度為1 V、頻率為10 kHz的正弦信號(hào)，[Vosc]接幅值為1～3 V的三角波，比較器在輸出信號(hào)占空比接近或等于100%時(shí)可以穩(wěn)定工作。把其中的一周期波形放大，如圖13所示，可以看到，比較器接近于滿擺幅輸出，輸出幅度達(dá)到3.39 nV～4 V。

圖12 瞬態(tài)仿真圖

圖13 輸出擺幅

3 結(jié) 論

Class D音頻功放因?yàn)槠涓咝识粡V泛使用，本文采用D類功放最常用的PWM調(diào)制方式，引入了2路電流反饋支路，抑制了輸出的錯(cuò)誤跳變，從另一方面變相地?cái)U(kuò)大了抗噪電壓范圍，從而降低了傳統(tǒng)遲滯比較器對失調(diào)電壓的限制，提高了電路的分辨率。當(dāng)輸出占空比接近或等于100%，比較器可以滿擺幅輸出穩(wěn)定工作。

注：本文通訊作者為李開航。

參考文獻(xiàn)

[1] 樊斌.Class D音頻功率放大器研究與設(shè)計(jì)[D].西安：西安電子科技大學(xué)，2009.

[2] 金杰，武傳欣，徐自有.適用于D類音頻功放的動(dòng)態(tài)遲滯PWM比較器[J].中國集成電路，2008（10）：37?42.

[3] 彭卓.D類音頻功率放大器的設(shè)計(jì)[D].成都：電子科技大學(xué)，2008.

[4] ALLEN P E，HOLBERG D R. CMOS模擬集成電路設(shè)計(jì)[M].馮軍，李志群，譯.北京：電子工業(yè)出版社，2005.

[5] BAKER R J， LI H W， BOYCE D E. CMOS電路設(shè)計(jì)·布局與仿真[M].陳中建，譯.北京：機(jī)械工業(yè)出版社，2006.

[6] ME1 Bazes. Two novel fully complementary self?biased CMOS differential amplifiers [J]. IEEE Journal of Solid?State Circuits， 1991， 26（2）： 165?168.

[7] Behzad Razavi.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2002.

[8] 徐靜萍.具有帶隙結(jié)構(gòu)的遲滯比較器電路設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（6）：160?162.

此時(shí)，[Vosc]接0～4 V DC掃描源，[Vsin]接2 V的直流源?？梢钥吹?，正常情況下，[VH=4]mV，比正常的遲滯比較器小，可是由于2路電流反饋，轉(zhuǎn)換后的遲滯效應(yīng)實(shí)際上是大大增強(qiáng)了，而同時(shí)很好地提高了遲滯比較器的分辨率，可以看到失調(diào)電壓只有2 mV。

圖10 傳輸曲線

圖11為前置運(yùn)放的AC仿真圖，可以看到，其增益為38.42 dB，3 dB帶寬為20 MHz，滿足高速率的要求。

圖11 前置運(yùn)放AC仿真圖

圖12為瞬態(tài)圖，[Vsin]接幅度為1 V、頻率為10 kHz的正弦信號(hào)，[Vosc]接幅值為1～3 V的三角波，比較器在輸出信號(hào)占空比接近或等于100%時(shí)可以穩(wěn)定工作。把其中的一周期波形放大，如圖13所示，可以看到，比較器接近于滿擺幅輸出，輸出幅度達(dá)到3.39 nV～4 V。

圖12 瞬態(tài)仿真圖

圖13 輸出擺幅

3 結(jié) 論

Class D音頻功放因?yàn)槠涓咝识粡V泛使用，本文采用D類功放最常用的PWM調(diào)制方式，引入了2路電流反饋支路，抑制了輸出的錯(cuò)誤跳變，從另一方面變相地?cái)U(kuò)大了抗噪電壓范圍，從而降低了傳統(tǒng)遲滯比較器對失調(diào)電壓的限制，提高了電路的分辨率。當(dāng)輸出占空比接近或等于100%，比較器可以滿擺幅輸出穩(wěn)定工作。

注：本文通訊作者為李開航。

參考文獻(xiàn)

[1] 樊斌.Class D音頻功率放大器研究與設(shè)計(jì)[D].西安：西安電子科技大學(xué)，2009.

[2] 金杰，武傳欣，徐自有.適用于D類音頻功放的動(dòng)態(tài)遲滯PWM比較器[J].中國集成電路，2008（10）：37?42.

[3] 彭卓.D類音頻功率放大器的設(shè)計(jì)[D].成都：電子科技大學(xué)，2008.

[4] ALLEN P E，HOLBERG D R. CMOS模擬集成電路設(shè)計(jì)[M].馮軍，李志群，譯.北京：電子工業(yè)出版社，2005.

[5] BAKER R J， LI H W， BOYCE D E. CMOS電路設(shè)計(jì)·布局與仿真[M].陳中建，譯.北京：機(jī)械工業(yè)出版社，2006.

[6] ME1 Bazes. Two novel fully complementary self?biased CMOS differential amplifiers [J]. IEEE Journal of Solid?State Circuits， 1991， 26（2）： 165?168.

[7] Behzad Razavi.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2002.

[8] 徐靜萍.具有帶隙結(jié)構(gòu)的遲滯比較器電路設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（6）：160?162.