吳志抄，譚業(yè)雙，張?zhí)燧x，孫慧賢

(軍械工程學(xué)院信息工程系，河北石家莊　050003)

0　引言

某型檢測系統(tǒng)主要用于某有線通信線路的在線檢測，該類線路通過二線差分方式可傳輸多類通信信號，其標(biāo)稱電平峰值范圍為0.8～9 V，頻率范圍為50～2.5 MHz，匹配阻抗為120Ω、600Ω.由于檢測過程中無法預(yù)先知道傳輸信號類型，為完成檢測所需數(shù)據(jù)信號采集，如果采用固定增益的信號調(diào)理電路，小信號輸入會使ADC的精度無法最大限度的利用，大信號輸入會因削頂飽和而產(chǎn)生誤差，甚至損壞ADC.采用增益自適應(yīng)方式進行數(shù)據(jù)采集，根據(jù)輸入信號幅值自動調(diào)節(jié)系統(tǒng)增益，使得輸入ADC的信號保持在合適的輸入范圍內(nèi)，可以較好地解決了這一問題。

1　系統(tǒng)整體設(shè)計

數(shù)據(jù)采集系統(tǒng)，通常由信號調(diào)理電路、模數(shù)轉(zhuǎn)換器(ADC)電路和信號傳輸電路3部分組成[1]。信號調(diào)理電路主要完成阻抗匹配、信號幅度調(diào)節(jié)和濾波；ADC主要完成模擬信號到數(shù)字信號的轉(zhuǎn)換；信號傳輸電路主要用于將ADC輸出的數(shù)字信號傳送到上位機，并從上位機獲取控制信號完成采集系統(tǒng)的功能控制。

依據(jù)前文所述，為完成對信號的采集，采集系統(tǒng)的設(shè)計指標(biāo)應(yīng)略有富余：輸入阻抗大于6 MΩ，輸入信號幅值范圍大于0.5～10 V，電路頻率范圍大于30～3 MHz．

在數(shù)據(jù)采集系統(tǒng)中，ADC芯片是核心，整個電路設(shè)計應(yīng)當(dāng)圍繞ADC芯片展開，所以首先要完成ADC芯片的選型工作。根據(jù)采樣定理，為得到完整的信號信息，采樣頻率只需大于信號最大頻率的2倍即可，而在工程實踐中，通常選擇采樣頻率為信號最大頻率的5～10倍，這就要求系統(tǒng)中數(shù)模轉(zhuǎn)換電路的采樣頻率應(yīng)大于20 MHz．按照功能性和經(jīng)濟性的原則，ADC芯片選擇ADS822，其主要參數(shù)為[2]：分辨率為10位；采樣速率為40 MSPS；動態(tài)輸入范圍為2 V；信噪比(SNR)為60 dB；無動態(tài)失真范圍(SFDR)為72 dBFS；微分非線性誤差(DNL)為0.5 LSB；可選擇單端或差分輸入；+5 V單電源供電。

2　硬件電路設(shè)計

圖1是數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)框圖，信號調(diào)理電路由儀表放大器、增益調(diào)節(jié)放大器、ADC輸入緩沖放大器組成。儀表放大器的主要功能是提供高輸入阻抗(通常可以達到109～1012Ω)，用于提高電路共模抑制比和完成差分輸入到單端輸出的轉(zhuǎn)換[3]。增益調(diào)節(jié)放大器用于完成信號增益控制，以匹配ADC的輸入范圍。ADC輸入緩沖器配合ADC使用，用于隔絕前后級電路的干擾，同時完成ADC單端信號的輸入調(diào)整。模數(shù)轉(zhuǎn)換器(ADC)電路以ADC芯片為核心組成，用于完成模擬信號到數(shù)字信號的轉(zhuǎn)換。信息傳輸電路以FPGA芯片為核心組成，用于為ADC提供采樣時鐘，讀取ADC輸出數(shù)字信號，進行初步信號處理，將數(shù)據(jù)傳送到上位機，并通過SPI控制線對增益調(diào)節(jié)放大器進行控制。

圖1　數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)框圖

2．1儀表放大器電路

儀表放大器是一種具有差分輸入和相對參考端單端輸出的閉環(huán)增益單元[3]。通常由3個運放組成，圖2是儀表放大器原理圖，U1A、U1B組成差分放大電路，為同相差分輸入方式，用于提高電路的輸入阻抗，減少電路對小信號的衰減，同時該電路只對差分信號進行放大，而共模信號只起跟隨作用[3]，其對差分信號的增益G=1+(R1+R2)/R3。U2A為減法器電路，用于完成差分信號到單端信號的轉(zhuǎn)換，當(dāng)R4=R5，R6=R7時，其增益G=R6/R4。圖2所示儀表放大器的總增益為2。R1與C1，R2與C2，R6與C3，R7與C4，分別組成一階低通濾波器，能夠抑制放大器噪聲[4]，同時可防止電路產(chǎn)生高頻自激。

圖2　三運放組成儀表放大器

運放芯片選擇雙通道集成芯片AD8620，該芯片為高精度的JFET輸入放大器，其供電電源為±5 V或±13 V，使用±13 V供電時其性能參數(shù)為[5]：最大輸入失調(diào)電壓：150 μV；最大輸入偏置電流：±10 pA；最大輸入失調(diào)電流：±10 pA；輸入電壓范圍：-10.5～+10.5 V；最小共模抑制比(CMRR)：90 dB；輸出電壓范圍典型值：-11.84～+11.84 V；輸出短路電流：±65 mA．

2．2增益調(diào)節(jié)放大器電路

增益調(diào)節(jié)放大器電路主要對輸入信號幅值進行衰減或放大，根據(jù)系統(tǒng)技術(shù)指標(biāo)和ADC芯片的技術(shù)參數(shù)，信號調(diào)理電路的增益范圍應(yīng)當(dāng)大于0.2～4，由于儀表放大器的增益為2，所以該電路的增益調(diào)節(jié)范圍應(yīng)當(dāng)大于0.1～2。目前很多公司已經(jīng)生產(chǎn)了可編程增益放大器(PGA)來完成增益調(diào)節(jié)的功能，已有的產(chǎn)品雖然使用方便，但是PGA大部分用于小信號放大電路中，其增益大于1。美國模擬器件公司有幾款芯片的增益范圍符合該設(shè)計需求，但是其模擬輸入帶寬小于1MHz，不符合該設(shè)計要求。因而該電路選擇集成運放芯片和數(shù)字電位器來完成信號增益調(diào)節(jié)功能。

數(shù)據(jù)采集系統(tǒng)增益放大器用于輸入ADC信號的增益控制。如圖3所示，增益調(diào)節(jié)放大器電路由AD8620芯片的另一個運放和一個數(shù)字電位器芯片AD5141組成。AD5141芯片為單通道，10 kΩ、100 kΩ可選數(shù)字電位器，控制方式SPI、可選，256個游標(biāo)位置，其主要性能參數(shù)為[6]：最大電阻容差：8%，10 kΩ帶寬：3 MHz，A、B、W端允許通過電流值范圍：-6～+6 mA．

圖3　增益放大器電路

數(shù)字電位器W端和B端的阻值為RBW，其調(diào)節(jié)范圍為40～10 kΩ，步進值39.23Ω.運放芯片應(yīng)用為反相放大器，其增益G=-RBW/R8，R8=5 kΩ時，該電路增益調(diào)節(jié)范圍0.008～2。R9為匹配電阻，通常選擇R9=RBW/R8，在這里由于RBW是可變，因此選擇R9=2 kΩ．

儀表放大器輸出的信號經(jīng)過增益調(diào)節(jié)放大器后，調(diào)整為2VP-P信號，傳送到ADC輸入緩沖器中。圖4為ADC輸入緩沖器和ADC工作電路。ADS822工作在單端輸入狀態(tài)時，其輸入信號范圍為0～2 V，因而從增益調(diào)節(jié)放大器過來的信號不能直接送到ADC的輸入端，需要增加一個輸入緩沖器，將信號范圍調(diào)節(jié)成0～2 V．圖4中的U4組成電路即為ADC輸入緩沖器，該電路是依據(jù)ADS822的使用手冊提供參考電路設(shè)計。

圖4　輸入緩沖器與ADC電路

3　系統(tǒng)軟件設(shè)計形成

數(shù)據(jù)采集系統(tǒng)的軟件主要是完成系統(tǒng)控制、數(shù)字信號處理

和信號傳輸?shù)裙δ?，通過FPGA芯片XC3S400來完成。FPGA芯片為ADC電路提供時鐘，讀取ADC輸出數(shù)據(jù)，并對通過對數(shù)據(jù)大小的分析，判斷ADC的輸入信號幅值范圍，如果信號幅值過大或者過小，就通過輸出控制信號調(diào)節(jié)數(shù)字電位RBW器大小來改變增益調(diào)節(jié)放大器的增益，使輸入ADC的信號幅值保持在ADC工作的最佳范圍之內(nèi)。FPGA同時可對接收到的數(shù)字信號進行處理，將處理后的數(shù)據(jù)通過USB2．0接口傳輸?shù)缴衔粰C。

系統(tǒng)軟件基于ISE環(huán)境開發(fā)，采用模塊化設(shè)計，其設(shè)計結(jié)構(gòu)如圖5所示，依據(jù)功能不同整個軟件可以分為以下7個模塊：

(1)主控協(xié)調(diào)模塊，用于接收控制端輸入的工作模式和控制信息，完成整個系統(tǒng)功能的控制，并為數(shù)據(jù)在FPGA內(nèi)部傳輸提供通道，同時向各個模塊提供時鐘和復(fù)位信號。

(2)數(shù)據(jù)采集模塊，用于控制ADC芯片工作，為ADC芯片提供采樣時鐘，讀取ADC芯片輸出的數(shù)字信號，采用FIFO方式對數(shù)據(jù)進行緩沖，并將數(shù)據(jù)傳送到主控協(xié)調(diào)模塊和數(shù)據(jù)判斷模塊。

(3)數(shù)據(jù)判斷模塊，主控單元通過J_OE控制該模塊是否工作，該模塊工作時用于分析、判斷ADC的輸入信號幅值范圍，并將判斷結(jié)果轉(zhuǎn)換為增益控制信號傳送到電位器控制模塊。 (4)電位器控制模塊，接收主控協(xié)調(diào)單元的輸出的工作狀態(tài)控制信號，可工作于3種固定增益方式或增益自適應(yīng)方式。3種固定增益方式應(yīng)用于能夠確定信號類型得場合。工作在增益自適應(yīng)方式時，通過接收數(shù)據(jù)判斷模塊輸出的控制信號，轉(zhuǎn)換成相應(yīng)的數(shù)字電位器控制信號輸出，調(diào)節(jié)數(shù)字電位器RBW變化。

(5)信號處理模塊，用于補償因為采集系統(tǒng)增益造成的數(shù)據(jù)變化，將ADC采集到的數(shù)據(jù)還原成輸入系統(tǒng)的數(shù)據(jù)，并可依據(jù)應(yīng)用需要，進行部分運算量大、運算實時性要求高的數(shù)字信號處理，并將最終處理結(jié)果傳送到數(shù)據(jù)傳輸模塊和波形顯示模塊。

(6)數(shù)據(jù)傳輸模塊，用于采集系統(tǒng)與上位機的通信，完成上位機控制信號的接收和采集系統(tǒng)數(shù)據(jù)的發(fā)送。該模塊分為兩部分，一部分是RS232接口，用于低速控制信號的接收，一部分是USB2．0接口，用于高速數(shù)據(jù)的傳輸。

(7)波形顯示模塊，用于將信號處理模塊傳輸來的數(shù)據(jù)轉(zhuǎn)換為可以用顯示器顯示的波形信號，并輸出到顯示器顯示，可用于數(shù)據(jù)采集系統(tǒng)的采集狀態(tài)監(jiān)測，在主控協(xié)調(diào)單元的使能信號下工作。

圖5　軟件設(shè)計結(jié)構(gòu)

4　結(jié)束語

根據(jù)需求，設(shè)計了一個增益值可在0.016～4之間變化的數(shù)據(jù)采集系統(tǒng)，其增益值控制方式可根據(jù)數(shù)據(jù)采集條件自適應(yīng)調(diào)整。通過分析論證，給出了完整的硬件設(shè)計電路和軟件設(shè)計結(jié)構(gòu)，經(jīng)過仿真，系統(tǒng)符合設(shè)計要求，可為類似的數(shù)據(jù)采集系統(tǒng)設(shè)計提供參考借鑒。

參考文獻：

[1]肖鐘祥．?dāng)?shù)據(jù)采集原理．西安：西北工業(yè)大學(xué)出版社，2001：2-3．

[2]Texas Instruments．10-Bit，40MHz Sampling ANALOG-TO-DIGITAL CONVERTERS ADS822 DataSheet [EB/OL]．[2013-12-15]．http：//www．ti．com．cn．

[3]KITCHIN C，COUNTS L．儀表放大器應(yīng)用工程師指南．3版．Analog，Devices，2007．

[4]姜鵬，徐科軍．一種典型的差分放大電路設(shè)計與測試．微型機與應(yīng)用，2010，29(20)：25-28．

[5]Analog Devices．Precision，Precision Very Low Noise Low Input Bias Current Wide Bandwith JFET Op Amp Data Sheet AD8620 DataSheet [EB/OL]．[2013-12-15]．．http：//www．a(chǎn)nalog．com．

[6]Analog Devices．單通道、128/256位、I2C/SPI、非易失性數(shù)字電位計AD5141 DataSheet [EB/OL]．[2013-12-15]．http：//www．a(chǎn)nalog．com．

[7]屈志磊．理解和應(yīng)用數(shù)字電位器．電子設(shè)計工程，2012，20(7)：181-183．

[8]趙文靜，趙明君．手持示波器的信號調(diào)理通道設(shè)計．計算機光盤軟件與應(yīng)用，2013(3)：134-136．

[9]王征宇，章少云．差分信號的測量方法．電子與封裝，2013，13(1)：17-19．

[10]安榮，任勇峰，李圣昆．基于FPGA 和USB2．0 的數(shù)據(jù)采集卡系統(tǒng)．儀表技術(shù)與傳感器，2009(3)：49-51．

[11]林捷，楊緒業(yè)．模擬電路和數(shù)字電路．北京：人民郵電出版社，2007．