張智勇　楊晨　郭祥　丁召

摘 要： 提出一種基于FPGA和硬件描述語(yǔ)言Verilog HDL實(shí)現(xiàn)STM?MBE量子點(diǎn)波形VGA顯示與標(biāo)記的方法，利用FPGA片內(nèi)ROM，將量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)中量子點(diǎn)的高度數(shù)據(jù)波形顯示在VGA顯示器上；同時(shí)利用FPGA的控制優(yōu)勢(shì)及處理圖像的高效性，實(shí)現(xiàn)對(duì)所有在VGA顯示器上顯示的波形圖做手動(dòng)和自動(dòng)標(biāo)記，便于分析量子點(diǎn)生長(zhǎng)的優(yōu)劣，以及描述量子點(diǎn)的表面形貌。通過(guò)量子點(diǎn)波形顯示實(shí)驗(yàn)，得到了顯示效果較好的量子點(diǎn)波形圖，顯示波形圖上的任意點(diǎn)也能被手動(dòng)和自動(dòng)做標(biāo)記。

關(guān)鍵詞： FPGA； Verilog HDL； VGA顯示； 量子點(diǎn)； 波形顯示與標(biāo)記

中圖分類號(hào)： TN710?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）06?0101?03

量子點(diǎn)（Quantum Dot，QD）[1]，是準(zhǔn)零維的納米材料，由少量的原子所構(gòu)成。STM?MBE是可制備和掃描量子點(diǎn)材料的先進(jìn)設(shè)備，STM?MBE即掃描隧道顯微鏡和超高真空分子束外延聯(lián)合系統(tǒng)，分子束外延（MBE）是一種物理氣相沉積的材料制備方式，利用MBE設(shè)備可以高精度地制備原子單層級(jí)的平整薄膜[2]， 掃描隧道顯微鏡（STM）的工作原理是電子的隧道效應(yīng)，通過(guò)隧道電流的大小反應(yīng)樣品表面的形貌。利用STM?MBE制備量子點(diǎn)時(shí)，需要利用量子點(diǎn)波形來(lái)觀察和標(biāo)記量子點(diǎn)的高度以確定量子點(diǎn)生長(zhǎng)的優(yōu)劣和表面形貌?；诖朔N需求，本文利用FPGA控制來(lái)實(shí)現(xiàn)量子點(diǎn)波形的VGA顯示。由于FPGA技術(shù)的迅速發(fā)展，F(xiàn)PGA能夠滿足靈活性和穩(wěn)定性的要求，在圖像采集和處理方面得到了廣泛的應(yīng)用[3]。VGA顯示具有分辨率高、顯示速率快、顏色豐富等優(yōu)點(diǎn)[4]，利用FPGA控制實(shí)現(xiàn)波形的VGA顯示不僅能優(yōu)化量子點(diǎn)波形的顯示效果，而且系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單、成本低、應(yīng)用靈活的優(yōu)點(diǎn)。本文的系統(tǒng)開(kāi)發(fā)軟件環(huán)境為Quartus Ⅱ11.0，采用的FPGA芯片型號(hào)為ALTERA Cyclone IV 系列，利用Verilog硬件描述語(yǔ)言實(shí)現(xiàn)對(duì)量子點(diǎn)VGA波形顯示的控制；同時(shí)在量子點(diǎn)波形顯示的基礎(chǔ)上，利用FPGA控制實(shí)現(xiàn)對(duì)顯示的波形圖的任意節(jié)點(diǎn)做自動(dòng)或者手動(dòng)標(biāo)記，從而進(jìn)一步方便于制備量子點(diǎn)的實(shí)驗(yàn)。

1 系統(tǒng)原理

1.1 系統(tǒng)原理框圖

在QuartusⅡ11.0的軟件環(huán)境下，采用Cyclone IV 系列的FPGA芯片，并在此環(huán)境內(nèi)搭載AD量子點(diǎn)波形數(shù)據(jù)采集模塊、存儲(chǔ)器模塊、VGA控制模塊、VGA顯示模塊、標(biāo)記控制模塊等。AD量子點(diǎn)波形數(shù)據(jù)采集模塊將采集的量子點(diǎn)波形數(shù)據(jù)處理后存入存儲(chǔ)器模塊，通過(guò)定制存儲(chǔ)器模塊，可以將量子點(diǎn)波形的數(shù)據(jù)存入緩存中，VGA控制模塊在時(shí)鐘信號(hào)（CLK）的作用下通過(guò)HSYNC（行同步）、VSYNC（幀同步）信號(hào)和RGB數(shù)據(jù)來(lái)控制VGA顯示器的顯示，標(biāo)記控制模塊通過(guò)State Machine（狀態(tài)機(jī)）和Counter（計(jì)數(shù)器）控制標(biāo)記在整個(gè)屏幕的移動(dòng)，系統(tǒng)原理框圖如圖1所示。

1.2 VGA顯示原理

在FPGA設(shè)計(jì)中，只需利用很少的資源就能產(chǎn)生VGA的各種控制信號(hào)[5]，如時(shí)序、色彩、分辨率等。目前絕大多數(shù)的VGA顯示器采用光柵掃描，即從上到下掃過(guò)每一行，在每一行內(nèi)從左到右掃描。在VGA中，行同步脈沖在光柵掃描線需要回到屏幕的左邊（水平開(kāi)始位置）的時(shí)候插入，場(chǎng)同步脈沖在光柵掃描線需要回到屏幕的上方（垂直開(kāi)始位置）的時(shí)候插入。VGA的色彩原理是通過(guò)對(duì)Red，Green，Blue三個(gè)顏色通道的變化以及它們之間的疊加來(lái)得到各種各樣的顏色，通過(guò)三種顏色的亮度值從0～255的不同產(chǎn)生出其他各種顏色。RGB為像素?cái)?shù)據(jù)，在沒(méi)有圖像投射到屏幕時(shí)插入消隱信號(hào)，當(dāng)消隱信號(hào)有效時(shí)，RGB信號(hào)無(wú)效，屏幕不顯示數(shù)據(jù)。

圖2是VGA掃描行數(shù)據(jù)時(shí)序圖，H是行同步脈沖信號(hào)。產(chǎn)生行同步脈沖信號(hào)HSYNC的周期H=H1+H2+ H3+H4，其中H1是同步信號(hào)時(shí)間，H2為消隱后肩時(shí)間，H3為數(shù)據(jù)有效時(shí)間，H4為行消隱前肩時(shí)間。場(chǎng)同步時(shí)序與行同步時(shí)序類似，即為顯示一屏數(shù)據(jù)的時(shí)序。以分辨率640×480為例[6]，刷新頻率為60 Hz，顯示器每秒掃描60場(chǎng)數(shù)據(jù)，但是VGA在實(shí)際工作時(shí)并非每行掃描640個(gè)點(diǎn)，每場(chǎng)掃描480行數(shù)據(jù)，而是每行800個(gè)像素點(diǎn)[7]，每場(chǎng)525行數(shù)據(jù)。每行800個(gè)像素點(diǎn)中包括H4 16個(gè)點(diǎn)，H1 96個(gè)點(diǎn)，H2 48個(gè)點(diǎn)以及有效圖像像素點(diǎn)H3 640個(gè)，場(chǎng)數(shù)據(jù)與此類似，由此點(diǎn)像素的時(shí)鐘頻率為：800×525×60 = 25.2 MHz。

2 量子點(diǎn)波形的VGA顯示與標(biāo)記

2.1 波形的顯示

圖3是經(jīng)MBE設(shè)備生長(zhǎng)的InGaAs量子點(diǎn)的STM掃描圖（1 000 nm×1 000 nm）。圖中的白色直線下的4個(gè)量子點(diǎn)是本實(shí)驗(yàn)所選取的4個(gè)實(shí)驗(yàn)點(diǎn)，實(shí)驗(yàn)所要顯示的波形是這4個(gè)量子點(diǎn)的高度，顯示的波形圖能更加精確地反映InGaAs量子點(diǎn)的表面形貌以及量子點(diǎn)生長(zhǎng)優(yōu)劣。

STM?MBE聯(lián)合系統(tǒng)的組成為生長(zhǎng)量子點(diǎn)設(shè)備和掃描量子點(diǎn)設(shè)備，掃描設(shè)備又包含掃描顯示和數(shù)據(jù)輸出，數(shù)據(jù)輸出部分有USB接口。本實(shí)驗(yàn)系統(tǒng)的AD量子點(diǎn)波形數(shù)據(jù)采集模塊就是通過(guò)數(shù)據(jù)輸出的USB接口采集量子點(diǎn)的高度掃描數(shù)據(jù)[8]。這些掃描數(shù)據(jù)存入存儲(chǔ)器模塊的緩存中[9]，通過(guò)VGA控制模塊的讀取和控制[10]。這些數(shù)據(jù)轉(zhuǎn)化為波形并在VGA顯示器上顯示。圖4是實(shí)驗(yàn)選取的4個(gè)量子點(diǎn)的波形圖。由波形圖可以看出，從左至右的4個(gè)量子點(diǎn)，第2個(gè)量子點(diǎn)的生長(zhǎng)高度較其他3個(gè)較低，表面較凹，波形圖比較直觀地反映出了量子點(diǎn)的表面形貌，十分便于量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)的觀測(cè)與分析。

2.2 波形的標(biāo)記

在實(shí)際的量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)中，不僅需要觀察量子點(diǎn)的STM掃描圖、量子點(diǎn)高度的波形圖， 也需要對(duì)某些量子點(diǎn)做標(biāo)記，如標(biāo)記生長(zhǎng)的不好的量子點(diǎn)或者生長(zhǎng)的符合要求的量子點(diǎn)。本文以選取的的4個(gè)量子點(diǎn)為例，利用FPGA控制實(shí)現(xiàn)量子點(diǎn)波形的自動(dòng)標(biāo)記和手動(dòng)標(biāo)記。

實(shí)現(xiàn)量子點(diǎn)波形的自動(dòng)標(biāo)記是利用VGA顯示器光柵掃描從左至右，從上至下的掃描方式。如圖5所示，在分辨率為H×V的VGA顯示畫(huà)面中，假設(shè)要分別對(duì)波形圖上的A，B兩點(diǎn)做自動(dòng)標(biāo)記，根據(jù)本實(shí)驗(yàn)中整條波形的RGB色彩是一致的特點(diǎn)，即為白色，即RGB色彩值為（255，255，255），Red為255，Green為255，Blue為255，設(shè)A點(diǎn)坐標(biāo)為（XA，YA），則XA為掃描到的波形上的第1個(gè)點(diǎn)的橫坐標(biāo)，且YA為場(chǎng)方向上的縱坐標(biāo)最小值，于是即可在此坐標(biāo)值上做下標(biāo)記；同理，對(duì)于B點(diǎn)，令B點(diǎn)坐標(biāo)為（XB，YB），YB為場(chǎng)方向最后一行掃描到的波形上的第一個(gè)點(diǎn)的縱坐標(biāo)，且YB為縱坐標(biāo)最大值，于是即可在此坐標(biāo)值做下標(biāo)記。圖6為加標(biāo)記后的量子點(diǎn)波形圖，通過(guò)FPGA的控制和Verilog HDL，圓形標(biāo)記能自動(dòng)添加在量子點(diǎn)波形的最高（最低）轉(zhuǎn)折點(diǎn)和最高（最低）波峰點(diǎn)，這些標(biāo)記有助于在量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)中分析量子點(diǎn)的生長(zhǎng)優(yōu)劣以及表面形貌的變化。

實(shí)現(xiàn)量子點(diǎn)波形的手動(dòng)標(biāo)記的重點(diǎn)在于標(biāo)記的移動(dòng)，本實(shí)驗(yàn)中VGA顯示的分辨率為640×480，選取的時(shí)鐘為25 MHz，則由于對(duì)應(yīng)的周期為40 ns，標(biāo)記移動(dòng)速度太快，無(wú)法觀測(cè)標(biāo)記移動(dòng)，經(jīng)過(guò)多次實(shí)驗(yàn)，在Verilog狀態(tài)機(jī)中選用18位的計(jì)數(shù)器，在FPGA的控制按鍵有效時(shí)，計(jì)數(shù)器每計(jì)到18個(gè)1時(shí)標(biāo)記在VGA顯示器上移動(dòng)一個(gè)像素點(diǎn)，實(shí)現(xiàn)標(biāo)記上下左右任意位置的移動(dòng)。

在圖6自動(dòng)標(biāo)記的基礎(chǔ)上，利用Verilog HDL定義FPGA上的控制按鍵，通過(guò)不同按鍵的控制，可使標(biāo)記靈活地進(jìn)行自定義的移動(dòng)。

3 結(jié) 語(yǔ)

本實(shí)驗(yàn)利用FPGA控制實(shí)現(xiàn)了STM?MBE量子點(diǎn)波形的VGA顯示，且同時(shí)實(shí)現(xiàn)了量子點(diǎn)波形圖的手動(dòng)和自動(dòng)標(biāo)記，充分發(fā)揮了FPGA在實(shí)現(xiàn)圖像采集與控制方面的優(yōu)勢(shì)。經(jīng)實(shí)踐證明實(shí)驗(yàn)方法易于操作，且顯示效果好，成本低，十分便于在量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)中分析量子點(diǎn)的生長(zhǎng)狀況，描述量子點(diǎn)的表面形貌。本次實(shí)驗(yàn)采取的VGA分辨率為640×480。在實(shí)際的實(shí)驗(yàn)中，若單次顯示的量子點(diǎn)數(shù)量較多，還可根據(jù)需求選用更大的分辨率。不僅可以提升顯示效果，還能顯示更多的波形，充分說(shuō)明了此方法的靈活性與實(shí)用性。

參考文獻(xiàn)

[1] BIMBERG D， GRUNDMANN M， LEDENTSOV N N. Quantum dot heterostructures [M]. USA： John Wiley & Sons， 1999.

[2] DING Z， BULLOCK D W， THIBADO P M， et al. Time?evolution of the GaAs （001） pre?roughening process [J]. Surface Science， 2003， 540（2/3）： 491?495.

[3] 陸浩，王振占，高國(guó)興，等.基于FPGA的多功能圖像處理系統(tǒng)設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2011，28（12）：107?110.

[4] 王恒心.基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)[J].微計(jì)算機(jī)信息，2008（26）：146?148.

[5] 吳蓬勃，張啟民，王朝陽(yáng)，等.基于FPGA的VGA圖像控制器設(shè)計(jì)[J].東北電力大學(xué)學(xué)報(bào)，2006，26（4）：89?92.

[6] 王亮，李正，寧婷婷，等.VGA漢字顯示的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與設(shè)計(jì)，2009，30（2）：275?281.

[7] 鄭美芳，高曉蓉，王黎，等.基于FPGA的VGA時(shí)序彩條信號(hào)實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2009，32（14）：90?92.

[8] 覃永新，陳文輝，章帆.實(shí)時(shí)視頻數(shù)據(jù)采集的FPGA實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2009（9）：57?60.

[9] 王至秋.基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（7）：55?57.

[10] 陳彬，伍乾永，劉永春.基于FPGA的VGA控制模塊設(shè)計(jì)[J].微電子學(xué)，2008，39（2）：306?308.

[11] 李致金，吳文娟.VGA信號(hào)分配及遠(yuǎn)程傳輸系統(tǒng)[J].現(xiàn)代電子技術(shù)，2010，33（23）：168?170.

實(shí)現(xiàn)量子點(diǎn)波形的自動(dòng)標(biāo)記是利用VGA顯示器光柵掃描從左至右，從上至下的掃描方式。如圖5所示，在分辨率為H×V的VGA顯示畫(huà)面中，假設(shè)要分別對(duì)波形圖上的A，B兩點(diǎn)做自動(dòng)標(biāo)記，根據(jù)本實(shí)驗(yàn)中整條波形的RGB色彩是一致的特點(diǎn)，即為白色，即RGB色彩值為（255，255，255），Red為255，Green為255，Blue為255，設(shè)A點(diǎn)坐標(biāo)為（XA，YA），則XA為掃描到的波形上的第1個(gè)點(diǎn)的橫坐標(biāo)，且YA為場(chǎng)方向上的縱坐標(biāo)最小值，于是即可在此坐標(biāo)值上做下標(biāo)記；同理，對(duì)于B點(diǎn)，令B點(diǎn)坐標(biāo)為（XB，YB），YB為場(chǎng)方向最后一行掃描到的波形上的第一個(gè)點(diǎn)的縱坐標(biāo)，且YB為縱坐標(biāo)最大值，于是即可在此坐標(biāo)值做下標(biāo)記。圖6為加標(biāo)記后的量子點(diǎn)波形圖，通過(guò)FPGA的控制和Verilog HDL，圓形標(biāo)記能自動(dòng)添加在量子點(diǎn)波形的最高（最低）轉(zhuǎn)折點(diǎn)和最高（最低）波峰點(diǎn)，這些標(biāo)記有助于在量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)中分析量子點(diǎn)的生長(zhǎng)優(yōu)劣以及表面形貌的變化。

實(shí)現(xiàn)量子點(diǎn)波形的手動(dòng)標(biāo)記的重點(diǎn)在于標(biāo)記的移動(dòng)，本實(shí)驗(yàn)中VGA顯示的分辨率為640×480，選取的時(shí)鐘為25 MHz，則由于對(duì)應(yīng)的周期為40 ns，標(biāo)記移動(dòng)速度太快，無(wú)法觀測(cè)標(biāo)記移動(dòng)，經(jīng)過(guò)多次實(shí)驗(yàn)，在Verilog狀態(tài)機(jī)中選用18位的計(jì)數(shù)器，在FPGA的控制按鍵有效時(shí)，計(jì)數(shù)器每計(jì)到18個(gè)1時(shí)標(biāo)記在VGA顯示器上移動(dòng)一個(gè)像素點(diǎn)，實(shí)現(xiàn)標(biāo)記上下左右任意位置的移動(dòng)。

在圖6自動(dòng)標(biāo)記的基礎(chǔ)上，利用Verilog HDL定義FPGA上的控制按鍵，通過(guò)不同按鍵的控制，可使標(biāo)記靈活地進(jìn)行自定義的移動(dòng)。

3 結(jié) 語(yǔ)

本實(shí)驗(yàn)利用FPGA控制實(shí)現(xiàn)了STM?MBE量子點(diǎn)波形的VGA顯示，且同時(shí)實(shí)現(xiàn)了量子點(diǎn)波形圖的手動(dòng)和自動(dòng)標(biāo)記，充分發(fā)揮了FPGA在實(shí)現(xiàn)圖像采集與控制方面的優(yōu)勢(shì)。經(jīng)實(shí)踐證明實(shí)驗(yàn)方法易于操作，且顯示效果好，成本低，十分便于在量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)中分析量子點(diǎn)的生長(zhǎng)狀況，描述量子點(diǎn)的表面形貌。本次實(shí)驗(yàn)采取的VGA分辨率為640×480。在實(shí)際的實(shí)驗(yàn)中，若單次顯示的量子點(diǎn)數(shù)量較多，還可根據(jù)需求選用更大的分辨率。不僅可以提升顯示效果，還能顯示更多的波形，充分說(shuō)明了此方法的靈活性與實(shí)用性。

參考文獻(xiàn)

[1] BIMBERG D， GRUNDMANN M， LEDENTSOV N N. Quantum dot heterostructures [M]. USA： John Wiley & Sons， 1999.

[2] DING Z， BULLOCK D W， THIBADO P M， et al. Time?evolution of the GaAs （001） pre?roughening process [J]. Surface Science， 2003， 540（2/3）： 491?495.

[3] 陸浩，王振占，高國(guó)興，等.基于FPGA的多功能圖像處理系統(tǒng)設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2011，28（12）：107?110.

[4] 王恒心.基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)[J].微計(jì)算機(jī)信息，2008（26）：146?148.

[5] 吳蓬勃，張啟民，王朝陽(yáng)，等.基于FPGA的VGA圖像控制器設(shè)計(jì)[J].東北電力大學(xué)學(xué)報(bào)，2006，26（4）：89?92.

[6] 王亮，李正，寧婷婷，等.VGA漢字顯示的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與設(shè)計(jì)，2009，30（2）：275?281.

[7] 鄭美芳，高曉蓉，王黎，等.基于FPGA的VGA時(shí)序彩條信號(hào)實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2009，32（14）：90?92.

[8] 覃永新，陳文輝，章帆.實(shí)時(shí)視頻數(shù)據(jù)采集的FPGA實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2009（9）：57?60.

[9] 王至秋.基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（7）：55?57.

[10] 陳彬，伍乾永，劉永春.基于FPGA的VGA控制模塊設(shè)計(jì)[J].微電子學(xué)，2008，39（2）：306?308.

[11] 李致金，吳文娟.VGA信號(hào)分配及遠(yuǎn)程傳輸系統(tǒng)[J].現(xiàn)代電子技術(shù)，2010，33（23）：168?170.

實(shí)現(xiàn)量子點(diǎn)波形的自動(dòng)標(biāo)記是利用VGA顯示器光柵掃描從左至右，從上至下的掃描方式。如圖5所示，在分辨率為H×V的VGA顯示畫(huà)面中，假設(shè)要分別對(duì)波形圖上的A，B兩點(diǎn)做自動(dòng)標(biāo)記，根據(jù)本實(shí)驗(yàn)中整條波形的RGB色彩是一致的特點(diǎn)，即為白色，即RGB色彩值為（255，255，255），Red為255，Green為255，Blue為255，設(shè)A點(diǎn)坐標(biāo)為（XA，YA），則XA為掃描到的波形上的第1個(gè)點(diǎn)的橫坐標(biāo)，且YA為場(chǎng)方向上的縱坐標(biāo)最小值，于是即可在此坐標(biāo)值上做下標(biāo)記；同理，對(duì)于B點(diǎn)，令B點(diǎn)坐標(biāo)為（XB，YB），YB為場(chǎng)方向最后一行掃描到的波形上的第一個(gè)點(diǎn)的縱坐標(biāo)，且YB為縱坐標(biāo)最大值，于是即可在此坐標(biāo)值做下標(biāo)記。圖6為加標(biāo)記后的量子點(diǎn)波形圖，通過(guò)FPGA的控制和Verilog HDL，圓形標(biāo)記能自動(dòng)添加在量子點(diǎn)波形的最高（最低）轉(zhuǎn)折點(diǎn)和最高（最低）波峰點(diǎn)，這些標(biāo)記有助于在量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)中分析量子點(diǎn)的生長(zhǎng)優(yōu)劣以及表面形貌的變化。

實(shí)現(xiàn)量子點(diǎn)波形的手動(dòng)標(biāo)記的重點(diǎn)在于標(biāo)記的移動(dòng)，本實(shí)驗(yàn)中VGA顯示的分辨率為640×480，選取的時(shí)鐘為25 MHz，則由于對(duì)應(yīng)的周期為40 ns，標(biāo)記移動(dòng)速度太快，無(wú)法觀測(cè)標(biāo)記移動(dòng)，經(jīng)過(guò)多次實(shí)驗(yàn)，在Verilog狀態(tài)機(jī)中選用18位的計(jì)數(shù)器，在FPGA的控制按鍵有效時(shí)，計(jì)數(shù)器每計(jì)到18個(gè)1時(shí)標(biāo)記在VGA顯示器上移動(dòng)一個(gè)像素點(diǎn)，實(shí)現(xiàn)標(biāo)記上下左右任意位置的移動(dòng)。

在圖6自動(dòng)標(biāo)記的基礎(chǔ)上，利用Verilog HDL定義FPGA上的控制按鍵，通過(guò)不同按鍵的控制，可使標(biāo)記靈活地進(jìn)行自定義的移動(dòng)。

3 結(jié) 語(yǔ)

本實(shí)驗(yàn)利用FPGA控制實(shí)現(xiàn)了STM?MBE量子點(diǎn)波形的VGA顯示，且同時(shí)實(shí)現(xiàn)了量子點(diǎn)波形圖的手動(dòng)和自動(dòng)標(biāo)記，充分發(fā)揮了FPGA在實(shí)現(xiàn)圖像采集與控制方面的優(yōu)勢(shì)。經(jīng)實(shí)踐證明實(shí)驗(yàn)方法易于操作，且顯示效果好，成本低，十分便于在量子點(diǎn)生長(zhǎng)實(shí)驗(yàn)中分析量子點(diǎn)的生長(zhǎng)狀況，描述量子點(diǎn)的表面形貌。本次實(shí)驗(yàn)采取的VGA分辨率為640×480。在實(shí)際的實(shí)驗(yàn)中，若單次顯示的量子點(diǎn)數(shù)量較多，還可根據(jù)需求選用更大的分辨率。不僅可以提升顯示效果，還能顯示更多的波形，充分說(shuō)明了此方法的靈活性與實(shí)用性。

參考文獻(xiàn)

[1] BIMBERG D， GRUNDMANN M， LEDENTSOV N N. Quantum dot heterostructures [M]. USA： John Wiley & Sons， 1999.

[2] DING Z， BULLOCK D W， THIBADO P M， et al. Time?evolution of the GaAs （001） pre?roughening process [J]. Surface Science， 2003， 540（2/3）： 491?495.

[3] 陸浩，王振占，高國(guó)興，等.基于FPGA的多功能圖像處理系統(tǒng)設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2011，28（12）：107?110.

[4] 王恒心.基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)[J].微計(jì)算機(jī)信息，2008（26）：146?148.

[5] 吳蓬勃，張啟民，王朝陽(yáng)，等.基于FPGA的VGA圖像控制器設(shè)計(jì)[J].東北電力大學(xué)學(xué)報(bào)，2006，26（4）：89?92.

[6] 王亮，李正，寧婷婷，等.VGA漢字顯示的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與設(shè)計(jì)，2009，30（2）：275?281.

[7] 鄭美芳，高曉蓉，王黎，等.基于FPGA的VGA時(shí)序彩條信號(hào)實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2009，32（14）：90?92.

[8] 覃永新，陳文輝，章帆.實(shí)時(shí)視頻數(shù)據(jù)采集的FPGA實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2009（9）：57?60.

[9] 王至秋.基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（7）：55?57.

[10] 陳彬，伍乾永，劉永春.基于FPGA的VGA控制模塊設(shè)計(jì)[J].微電子學(xué)，2008，39（2）：306?308.

[11] 李致金，吳文娟.VGA信號(hào)分配及遠(yuǎn)程傳輸系統(tǒng)[J].現(xiàn)代電子技術(shù)，2010，33（23）：168?170.