金 晶， 王石剛， 曹家勇， 王春雷

（上海交通大學(xué) 機(jī)械與動(dòng)力工程學(xué)院，上海200240）

0 前言

電鍍技術(shù)和電鑄技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)中。隨著我國(guó)汽車(chē)行業(yè)的發(fā)展，鍍鋅鋼板的需求量與日俱增，給整個(gè)電鍍行業(yè)帶來(lái)了新的發(fā)展機(jī)遇。但隨著生產(chǎn)的深入，一系列質(zhì)量問(wèn)題暴露了出來(lái)，如鍍鋅鋼板邊緣鋅層變厚等。

前人對(duì)電鍍均勻性的研究大多集中于微機(jī)電領(lǐng)域［1-6］，而對(duì)大型立式電鍍環(huán)境中鍍層均勻性的研究較少。本文以電化學(xué)鍍鋅為研究對(duì)象，根據(jù)某鋼鐵廠連續(xù)電鍍鋅的實(shí)際環(huán)境，按1∶1的尺寸建模，模擬連續(xù)電鍍環(huán)境中電流密度的分布情況。引入絕緣擋板，通過(guò)調(diào)整絕緣擋板的相關(guān)尺寸及位置參數(shù)，分別在Ansys Workbench CFX模塊中進(jìn)行多物理場(chǎng)耦合求解，得到對(duì)電沉積層厚度影響最大的電流密度分布的情況，在一系列參數(shù)中找到最優(yōu)解，并在實(shí)際生產(chǎn)中得到有效驗(yàn)證。

1 基本原理

在實(shí)際生產(chǎn)中，由于電場(chǎng)線在邊緣分布較致密及電鍍過(guò)程中產(chǎn)生的焦耳熱導(dǎo)致電阻率變化，電流密度在陰極表面分布較為復(fù)雜，造成鍍層分布的不均勻。因此，建立與實(shí)際情況相似的幾何模型，并通過(guò)數(shù)值模擬的方法來(lái)研究此種變化顯得尤為重要。對(duì)于相同的電鍍時(shí)間及鍍層金屬，鍍層厚度與電流密度成正比。因此，本文中將電流密度作為表征鍍層厚度的模擬量。

鍍層的不均勻性主要發(fā)生在陰極鋼板邊緣，由邊緣電場(chǎng)線的致密分布造成。改善電鍍均勻性的措施主要包括優(yōu)化陽(yáng)極板結(jié)構(gòu)［1］、添加輔助陰極［2］、引入絕緣擋板［3-5］等。本項(xiàng)目中，由于陽(yáng)極板固定于立式鍍槽上，優(yōu)化結(jié)構(gòu)不易實(shí)現(xiàn)；而添加輔助陰極會(huì)造成電力的浪費(fèi)。因此，結(jié)合實(shí)際情況，擬采用絕緣擋板。對(duì)絕緣擋板的厚度、位置等參數(shù)設(shè)置一系列數(shù)值進(jìn)行模擬，分析各參數(shù)對(duì)鍍層均勻性的改善效果。

2 參數(shù)設(shè)置及模型建立

2.1 絕緣擋板參數(shù)設(shè)置

模擬中絕緣擋板位于陰陽(yáng)極板之間，但不同的位置參數(shù)對(duì)鍍層均勻性的改善效果不同。絕緣擋板的相關(guān)參數(shù)設(shè)置，如圖1所示。

圖1 絕緣擋板參數(shù)示意圖

圖1中：a為絕緣擋板邊緣與陽(yáng)極板邊緣的距離；h為陽(yáng)極板鍍液面與絕緣擋板中心面的距離；d為絕緣擋板的厚度。本文將分三組，分別對(duì)這三個(gè)參數(shù)設(shè)置不同的數(shù)值，在相同邊界條件下進(jìn)行流體仿真［7］，得到鍍層均勻性隨各參數(shù)的變化情況，進(jìn)而得到最優(yōu)解。

2.2 幾何模型的建立及網(wǎng)格劃分

本文采用1∶1的幾何模型模擬實(shí)際的電鍍參數(shù)。陽(yáng)極板寬1 700mm，高1 000mm，厚5mm，材料為銅；陰極板寬1 700mm，厚5mm，為連續(xù)滾動(dòng)的帶鋼，簡(jiǎn)化模型設(shè)置高為1 000mm；陰陽(yáng)極板間距為20mm，鍍液寬度2 000mm，高1 200mm；絕緣擋板在流體模型中設(shè)置為空白區(qū)域即可。在UG中建立3D分析模型，如圖2所示。

圖2 3D模型圖

將模型導(dǎo)入Ansys中進(jìn)行網(wǎng)格劃分。由于各部分結(jié)構(gòu)較規(guī)則，采用sweep網(wǎng)格，流體域（鍍液）插入邊界層；又由于電流密度在邊緣變化較劇烈，因此，邊緣部分網(wǎng)格劃分較密。網(wǎng)格劃分，如圖3所示。

圖3 Ansys網(wǎng)格劃分示意圖

2.3 邊界條件及相關(guān)參數(shù)設(shè)置

本文中數(shù)值模擬的各參數(shù)與實(shí)際生產(chǎn)中的相同。其中陽(yáng)極板電壓為24V，陰極板電壓為0V。鍍液采用速度入口，入口流速為5m／s；采用壓力出口，出口壓強(qiáng)為標(biāo)準(zhǔn)大氣壓。鍍液溫度為50℃。陽(yáng)極板材料為銅，陰極板材料為鋼。各部分的電導(dǎo)率，如表1所示。

2.4 誤差分析

為量化均勻性改善效果，定義鍍層厚度的相對(duì)誤差E［4］為：

表1 相關(guān)材料的電導(dǎo)率

式中：Emax，Emin，Eave依次為最大、最小及平均電流密度。

3 仿真結(jié)果分析

實(shí)際生產(chǎn)中發(fā)現(xiàn)：鍍層邊緣在20mm范圍內(nèi)，鍍層厚度明顯增大。下文中將依次對(duì)參數(shù)a，h及d設(shè)置不同的數(shù)值，分析其對(duì)電流密度分布的改善效果，并找出最優(yōu)解。

3.1 參數(shù)a對(duì)鍍層均勻性的影響

首先對(duì)未加絕緣擋板的原始模型在Ansys中進(jìn)行流體仿真，于陰極板寬度方向上取一水平線，得到電流密度在該水平線上的分布情況。均勻選取500個(gè)點(diǎn)，導(dǎo)出數(shù)據(jù)。再引入絕緣擋板，保持d＝2 mm及h＝10mm不變，依次設(shè)置a為0，3，5，8，10 mm。模擬后，于陰極板中部相同位置的水平線上得到電流密度分布數(shù)據(jù)，并在Matlab中作圖。結(jié)果表明：電流密度分布在陰極板寬度方向基本對(duì)稱(chēng)，設(shè)置絕緣擋板后，電流密度分布有明顯改變。絕緣擋板邊緣與陽(yáng)極板邊緣的距離a為0mm，3mm及5 mm時(shí)，最大電流密度明顯呈下降趨勢(shì)，同時(shí)最小電流密度也逐步降到60 000A／m2以下，但差距不大；當(dāng)a為8mm及10mm時(shí)，絕緣擋板的影響過(guò)于顯著，邊緣電流密度開(kāi)始低于平均值，并隨著a的增大呈遞減趨勢(shì)。具體電流密度及計(jì)算所得誤差，見(jiàn)表2。由表2可知：當(dāng)a為3mm及5mm時(shí)，鍍層均勻性改善較好，誤差分別減至18.3%和20.0%。

3.2 參數(shù)h對(duì)鍍層均勻性的影響

根據(jù)以上分析結(jié)果，保持均勻性改善較好的參數(shù)d＝2mm及a＝3mm不變，同時(shí)依次設(shè)置h為4，8，10，12，16mm，進(jìn)行仿真處理。結(jié)果表明：此時(shí)電流密度分布除關(guān)于鍍層寬度方向?qū)ΨQ(chēng)外，還近似關(guān)于陰陽(yáng)極板的中心面對(duì)稱(chēng)。此外，絕緣擋板越靠近極板，均勻性改善效果越差；絕緣擋板位于陰陽(yáng)極板中心面（即h＝10mm）時(shí)，相對(duì)均勻性較好。具體電流密度及誤差，見(jiàn)表3。

表2 d＝2mm，h＝10mm時(shí)的誤差分析結(jié)果

表3 d＝2mm，a＝3mm時(shí)的誤差分析結(jié)果

3.3 參數(shù)d對(duì)鍍層均勻性的影響

結(jié)合上面兩組仿真結(jié)果，取h＝10mm，a＝3 mm和5mm，同時(shí)依次設(shè)置d為2，4，6mm，進(jìn)行仿真處理。分析可知：絕緣擋板厚度為4mm時(shí)的鍍層均勻性較厚度為2mm時(shí)的有了進(jìn)一步的提高；但當(dāng)絕緣擋板厚度繼續(xù)增加至6mm時(shí)，邊緣電流密度開(kāi)始低于平均值，不利于均勻性的改善。具體電流密度及誤差，見(jiàn)表4。

表4 h＝10mm時(shí)的誤差分析結(jié)果

由上述三組模擬結(jié)果可知：當(dāng)絕緣擋板厚度d為4mm，絕緣擋板邊緣與陽(yáng)極板邊緣的距離a為3mm，陽(yáng)極板鍍液面與絕緣擋板中心面的距離h為10mm時(shí)，電鍍均勻性改善較好，理論誤差為13.3%，比原來(lái)無(wú)絕緣擋板的有了很大改進(jìn)，并且這一結(jié)果與實(shí)際電鍍結(jié)果相符合。

4 結(jié)論

（1）絕緣擋板邊緣與陽(yáng)極板邊緣的距離和絕緣擋板厚度的數(shù)值選取要合適：取值較小時(shí)，改善效果不明顯；取值較大時(shí)，又會(huì)使鍍層邊緣電流密度低于平均值，起到反作用。

（2）絕緣擋板位于陽(yáng)極板和陰極板中心面時(shí)，電流密度分布較均勻；反之，絕緣擋板越靠近陽(yáng)極板或陰極板，改善效果越差。

（3）對(duì)本項(xiàng)目來(lái)說(shuō)，d＝4mm，a＝3mm，h＝10 mm是理想的改進(jìn)參數(shù)。

（4）用Ansys仿真能有效預(yù)測(cè)鍍層厚度的變化趨勢(shì)，可為實(shí)際生產(chǎn)和工藝優(yōu)化提供參考。

［1］楊建明.電沉積分布均勻性改善技術(shù)的研究進(jìn)展［J］.材料保護(hù)，2010，43（4）：38-42.

［2］OKUBO T，KODERA T，KONDO K.Patterned copper plating layer thickness made uniform by placement of auxiliary grid electrode about ball grid arrays［J］.Chemical Engineering Communications，2006，193（12）：1 503-1 513.

［3］LEE J M，JOHN T，WEST A C，etal.Improvement of current distribution uniformity on substrates for microelectromechanical systems［J］.Journal of Micro／Nanolithography，MEMS，and MOEMS，2004，3（1）：146-151.

［4］董久超，王磊，湯俊，等.電鍍層均勻性的Ansys模擬與優(yōu)化［J］.新技術(shù)新工藝，2008（11）：114-117.

［5］劉太權(quán).電鍍層均勻性的數(shù)值模擬及驗(yàn)證［J］.電鍍與環(huán)保，2010，30（2）：11-13.

［6］LUO J K，CHU D P，F(xiàn)LEWITT A J，etal.Uniformity control of Ni thin-film microstructures deposited by through-mask plating［J］.Journal of the Electrochemical Society，2005，152（1）：36-41.

［7］李兵，何正嘉，陳雪峰.Ansys Workbench設(shè)計(jì)、仿真與優(yōu)化［M］.北京：清華大學(xué)出版社，2011.