申莉華，李曉輝，任小青，孫少林，李 悅

（總參謀部通信訓(xùn)練基地 河北 張家口 075100）

電子設(shè)計(jì)與仿真是電子技術(shù)基礎(chǔ)學(xué)習(xí)中的重點(diǎn)內(nèi)容，是將理論知識(shí)轉(zhuǎn)化為實(shí)踐能力的一個(gè)關(guān)鍵環(huán)節(jié)。文中針對(duì)數(shù)字電路綜合知識(shí)的實(shí)驗(yàn)要求，設(shè)計(jì)了籃球賽24 s計(jì)時(shí)器，并利用Multisim軟件進(jìn)行了仿真[1]。

1 設(shè)計(jì)方案與電路組成

籃球賽24秒計(jì)時(shí)器是數(shù)字電路的簡單應(yīng)用，在設(shè)計(jì)過程中，采用模塊化的設(shè)計(jì)思路，將該電路劃分為：計(jì)時(shí)電路、控制電路、顯示電路及報(bào)警電路四部分[2]。

設(shè)計(jì)方案框圖如圖1所示。計(jì)時(shí)電路和控制電路是設(shè)計(jì)方案中的主要模塊，其中計(jì)時(shí)電路由秒脈沖發(fā)生器、計(jì)數(shù)器構(gòu)成。計(jì)數(shù)器完成24 s計(jì)時(shí)功能，控制電路主要完成計(jì)數(shù)器的直接清零、啟動(dòng)計(jì)數(shù)、暫停/連續(xù)計(jì)數(shù)等功能。

圖1 24秒計(jì)時(shí)器設(shè)計(jì)框圖Fig.1 The 24 seconds timer design diagram

在設(shè)計(jì)中，結(jié)合實(shí)際需求，計(jì)數(shù)器選取74LS192集成芯片，74LS192是十進(jìn)制可編程同步加法計(jì)數(shù)器，它采用8421碼十進(jìn)制編碼，并具有直接清零、置數(shù)、加減計(jì)數(shù)功能[3]。利用反饋端和置數(shù)端實(shí)現(xiàn)進(jìn)制的轉(zhuǎn)換；秒脈沖發(fā)生器由555集成電路或由TTL與非門組成的多諧振蕩器構(gòu)成。顯示電路由74LS48譯碼器和共陰極七段LED顯示器組成。報(bào)警電路在試驗(yàn)中可用發(fā)光二極管和蜂鳴器代替[4]。

2 單元電路設(shè)計(jì)

2.1 信號(hào)發(fā)生電路

秒脈沖的產(chǎn)生是由555定時(shí)器所組成的多諧振蕩電路完成[5]。電路圖如圖2所示。當(dāng)開關(guān)斷開時(shí)，555定時(shí)器產(chǎn)生周期為1秒的脈沖；當(dāng)開關(guān)閉合時(shí)，電路無信號(hào)輸出，故74LS192計(jì)數(shù)器中無脈沖輸入，74LS192計(jì)數(shù)器維持在保持狀態(tài)，即實(shí)現(xiàn)暫停功能。

圖2 信號(hào)發(fā)生電路Fig.2 Signal generating circuit

2.2 計(jì)數(shù)電路

用兩片74LS192計(jì)數(shù)器分別作為個(gè)位（低位）和十位（高位）的倒計(jì)時(shí)計(jì)數(shù)器，本設(shè)計(jì)只需要從“24”計(jì)數(shù)到“00”止，因?yàn)轭A(yù)置數(shù)不為“00”，故選用置數(shù)端（LOAD）來進(jìn)行預(yù)置數(shù)。時(shí)鐘脈沖分別通過兩個(gè)與門輸入到74LS192計(jì)數(shù)器個(gè)位 （低位）的DOWN端，當(dāng)停止控制電路傳來停止信號(hào)時(shí)，將中斷時(shí)鐘脈沖，從而實(shí)現(xiàn)電路的停止功能。其中，低位的借位輸出信號(hào)用作高位的時(shí)鐘脈沖[6]。

兩片74LS192計(jì)數(shù)器具體接法：

Vcc、UP接+5V電源，GND接地；

時(shí)鐘脈沖自與門輸出后，連接到低位的DOWN，然后從低位BO’接到高位的DOWN；

輸入端低位C、高位B接電源，其他引腳和CLR接地；LOAD接開關(guān)C的活動(dòng)端，C的另外兩引腳分別接G的活動(dòng)端和地，G的另外兩個(gè)引腳分別接到電源和地。電路如圖3所示。

圖3 計(jì)數(shù)電路Fig.3 Counting circuit

2.3 停止控制電路

計(jì)數(shù)器倒數(shù)到“0”時(shí)，需要將電路強(qiáng)制轉(zhuǎn)換到“24”并暫?！，F(xiàn)選取計(jì)數(shù)器到零的狀態(tài)24秒計(jì)時(shí)到“00”，從各引腳接到二與非門，當(dāng)計(jì)數(shù)器從“00”狀態(tài)轉(zhuǎn)換到“99”時(shí)，用與非門把該狀態(tài)轉(zhuǎn)換成低電平（其余時(shí)間為高電平）控制LD，使電路轉(zhuǎn)換到“24”。由于數(shù)字“99”顯示時(shí)間很短，因此在實(shí)現(xiàn)從“00”到“24”的轉(zhuǎn)換過程中看不到“99”狀態(tài)。觸發(fā)器的輸出端輸出低電平，使74LS192處于保持狀態(tài)。這樣就實(shí)現(xiàn)了轉(zhuǎn)換并停止的控制電路。電路如圖4所示。

圖4 停止控制電路Fig.4 Stop control circuit

2.4 警報(bào)提示電路

警報(bào)提示就是在完成任一計(jì)時(shí)任務(wù)結(jié)束時(shí)，系統(tǒng)發(fā)出連續(xù)的提示音。

當(dāng)顯示電路由“00”轉(zhuǎn)換到“24”時(shí)，與非門輸出低電平，而蜂鳴器的和LED1的正極接入高電平，故蜂鳴器和LED1均正常工作。從而發(fā)出報(bào)警信號(hào)。如圖5所示。

圖5 警報(bào)提示電路Fig.5 Alert notification circuit

3 總體電路設(shè)計(jì)

由555定時(shí)器輸出秒脈沖經(jīng)過R30輸入到計(jì)數(shù)器IC4的CD端，作為減計(jì)數(shù)脈沖。當(dāng)計(jì)數(shù)器計(jì)數(shù)計(jì)到0時(shí)，IC4的13腳輸出借位脈沖，使十位計(jì)數(shù)器IC3開始計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)數(shù)到“00”時(shí)，使計(jì)數(shù)器復(fù)位并置數(shù)為“24”。本電路利用從“00”到“99”時(shí)，通過與非門，使電路置數(shù)到“24”并且保持該狀態(tài)。“99”是一個(gè)過渡狀態(tài)，不會(huì)顯示出來，故本電路采用“99”作為計(jì)數(shù)器復(fù)位脈沖。當(dāng)計(jì)數(shù)器由“00”跳變到“99”時(shí)，利用個(gè)位和十位的“9”即“1001”通過與非門IC5觸發(fā)RS觸發(fā)器，使電路發(fā)生翻轉(zhuǎn)，從11腳輸出低電平，使計(jì)數(shù)器置數(shù)，并保持為“24”，同時(shí)LED發(fā)光二極管亮，蜂鳴器發(fā)出報(bào)警聲。

J1：手動(dòng)復(fù)位按鈕。當(dāng)按下J1時(shí)，不管計(jì)數(shù)器處于什么工作狀態(tài)，計(jì)數(shù)器立即復(fù)位到預(yù)置數(shù)值 “24”，并開始計(jì)數(shù)。

J2：暫停按鈕。當(dāng)“暫停/連續(xù)”開關(guān)處于“暫停”時(shí)，振蕩器停止振蕩，計(jì)數(shù)器暫停計(jì)數(shù)，顯示器保持不變，當(dāng)此開關(guān)處于“連續(xù)”開關(guān)，計(jì)數(shù)器繼續(xù)累計(jì)計(jì)數(shù)。

J3：啟動(dòng)按鈕。J3處于斷開位置時(shí)，當(dāng)計(jì)數(shù)器遞減計(jì)數(shù)到零時(shí)，控制電路發(fā)出聲、光報(bào)警信號(hào)，計(jì)數(shù)器保持"24"狀態(tài)不變，處于等待狀態(tài)。當(dāng)J3閉合時(shí)，計(jì)數(shù)器開始計(jì)數(shù)。

4 結(jié)束語

本電路設(shè)計(jì)簡單，并能較好的達(dá)到設(shè)計(jì)要求，通過將課本理論知識(shí)與Multisim仿真應(yīng)用聯(lián)系起來，能夠有效增強(qiáng)學(xué)生的設(shè)計(jì)應(yīng)用能力和創(chuàng)新能力培養(yǎng)。

[1]朱彩蓮.Multisim電子電路仿真教程[M].西安：西安電子科技大學(xué)出版社，2007.

[2]閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，1998.

[3]康華光，鄒壽彬，秦臻.電子技術(shù)基礎(chǔ)數(shù)字部分[M].5版.北京：高等教育出版社，2006.

[4]廖先蕓，郝軍.電子技術(shù)實(shí)踐與訓(xùn)練[M].北京：高等教育出版社，2000.

[5]任駿原.74LS161異步置零法構(gòu)成任意進(jìn)制計(jì)數(shù)器的Multisim仿真[J].電子設(shè)計(jì)工程，2011，19（4）：135-137.REN Jun-yuan.Multisim simlulation of 74LS161 asynchronous reset method constitute arbitrary hexadecimal counter[J].Electronic Design Engineering，2011，19（4）：135-137.

[6]張宇珩，宋楊，王慧霖，等.競(jìng)猜60秒動(dòng)態(tài)限時(shí)聲光數(shù)碼顯示電路[J].數(shù)字技術(shù)與應(yīng)用，2013，3:184-185.ZHANG Yu-heng，SONGYang，WANG Hui-lin，et al.Quiz 60 senconds dynamic timed acousto-optic digital display circuit[J].Technology and Application of Digital，2013，3:184-185.