陳芳

（電子科技大學(xué) 微電子與固體電子學(xué)院，四川 成都 610054）

集成電路（Integrated Circuit，IC）在國防、工業(yè)、日常生活和高新技術(shù)等領(lǐng)域有著廣泛應(yīng)用。但是實(shí)際的制造過程所帶來的以及材料本身存在的缺陷，會導(dǎo)致不良個體的產(chǎn)生，因此，集成電路測試成為保證集成電路產(chǎn)品性能的關(guān)鍵手段之一。目前國內(nèi)集成電路的測試技術(shù)還相對落后，國內(nèi)各單位在科研、生產(chǎn)和應(yīng)用測試等領(lǐng)域?qū)呻娐纷詣訙y試儀（Automatic Test Equipment，ATE）的需求主要依靠進(jìn)口來解決。這些進(jìn)口的測試系統(tǒng)設(shè)備昂貴，操作復(fù)雜，使芯片測試企業(yè)增加了巨大的成本，因此研究具有自主知識產(chǎn)權(quán)的高性能集成電路測試系統(tǒng)對促進(jìn)我國集成電路產(chǎn)業(yè)的發(fā)展具有十分重要的現(xiàn)實(shí)意義[1]。

為了真實(shí)地反映待測模擬IC的功能和參數(shù)特性，需要保證為待測模擬IC所提供的測試激勵的準(zhǔn)確性，因此面向模擬IC測試機(jī)設(shè)計(jì)并實(shí)現(xiàn)了高精度任意波形發(fā)生器用來為待測芯片提供測試激勵。本文所闡述的任意波形發(fā)生器可以產(chǎn)生不同幅度、不同頻率以及不同偏置的各類規(guī)則及不規(guī)則信號。

1 AWG硬件結(jié)構(gòu)設(shè)計(jì)

測試效率是模擬IC自動測試儀主要的性能之一，為了滿足客戶對測試平臺高速、高集成度和多通道并行測試能力的要求，本次設(shè)計(jì)的任意信號發(fā)生器為四通道單端輸出模式/兩通道差分輸出模式。圖1是一個通道的實(shí)現(xiàn)原理框圖。

AWG完成一次波形輸出首先是用戶通過PCI總線由上位機(jī)發(fā)出指令給測試儀系統(tǒng)，AWG板上的控制器FPGA識別指令，然后FPGA從波形數(shù)據(jù)存儲器中讀取相應(yīng)的波形數(shù)據(jù)并將數(shù)據(jù)傳遞給波形產(chǎn)生DAC，DAC產(chǎn)生的兩個差分模擬信號經(jīng)由濾波模塊后再通過差分轉(zhuǎn)單端電路轉(zhuǎn)換為單端信號，單端信號再通過幅度的精調(diào)和粗調(diào)模塊后送入幅度偏移模塊，之后便將此信號反饋回信號調(diào)理電路，信號調(diào)理電路將信號進(jìn)行適當(dāng)?shù)乃p或放大使其滿足ADC的輸入范圍要求，ADC對處理過的反饋信號采樣并將采樣數(shù)據(jù)送給FPGA，F(xiàn)PGA依據(jù)采樣數(shù)據(jù)對反饋信號進(jìn)行軟件檢測峰峰值，如果峰峰值與用戶設(shè)定值相等或者滿足誤差要求就進(jìn)行輸出阻抗選擇并將信號輸出到ARB_OUT端，如果不滿足誤差要求就調(diào)節(jié)精調(diào)系數(shù)后再將信號反饋回FPGA重新檢測峰峰值直到輸出滿足用戶設(shè)定要求。本次設(shè)計(jì)采用了閉環(huán)控制的方法，可以保證AWG輸出波形的高精度。

圖1 AWG單個通道系統(tǒng)框圖Fig.1 Structure diagram of the AWG single channel

2 AWG硬件設(shè)計(jì)與實(shí)現(xiàn)

AWG硬件部分主要包括FPGA、波形存儲、波形產(chǎn)生DAC、濾波電路、差分轉(zhuǎn)單端電路、幅度精調(diào)電路、幅度粗調(diào)電路、幅度偏移電路、輸出阻抗選擇電路、同步輸出電路、繼電器驅(qū)動電路和信號調(diào)理電路；其中，信號調(diào)理電路又包括偏置、衰減放大、過壓保護(hù)、ADC幾個電路模塊。本論文中對幾個關(guān)鍵設(shè)計(jì)模塊進(jìn)行討論。

2.1 波形產(chǎn)生模塊的設(shè)計(jì)與實(shí)現(xiàn)

波形產(chǎn)生DAC選用的是ADI公司的AD9777，它有兩個輸入輸出通道，兩個通道可以完全獨(dú)立地工作，每個通道都是差分電流輸出。AD9777的主要性能指標(biāo)如下：16位采樣精度，160/400MSPSInput/Output Data Rate，Selectable 2×/4×/8×Interpolating Filter，Programmable Channel Gain and Offset Adjustment，On-Chip 1.2 V Reference。 AD9777 的功能框圖如圖2所示。AD9777的輸出電流計(jì)算公式如下：

圖2 AD9777功能框圖Fig.2 Functional structure diagram of AD9777

其中，COARSE為增益粗調(diào)，F(xiàn)INE為增益精調(diào)，OFFSET為偏置調(diào)節(jié)。AD9777有兩種工作模式：雙端模式和單端模式。在2R Mode下IDAC和QDAC的參考電流IREF是分別通過FSADJ1和FSADJ2管腳上的電阻RSET和AD9777的參考電壓來進(jìn)行設(shè)置的；在1R模式下IDAC和QDAC的參考電流IREF是2R Mode下的一半。

AD9777的工作模式以及COARSE、FINE和OFFSET的值可以通過串口端向內(nèi)部控制寄存器寫入數(shù)據(jù)來實(shí)現(xiàn)，AD9777可以采用內(nèi)部參考電壓1.2 V也能采用外部參考電0.1～1.25 V。

本次設(shè)計(jì)AD9777采用內(nèi)部1.2 V參考電壓，雙端工作模式，如果設(shè)置 COARSE=15、FINE=0、OFFSET=0、RSET=2 kΩ，根據(jù)上述公式可以計(jì)算出AD9777的滿幅輸出電流為20 mA，IOUTA和IOUTB的范圍為0～20 mA。AD9777的輸出端負(fù)載為50Ω，所以波形產(chǎn)生模塊最終的輸出為兩個范圍為0～1 V的差分信號。

2.2 幅度調(diào)節(jié)模塊的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)要求AWG輸出信號峰峰值范圍為20 mV～20 V，而差分轉(zhuǎn)單端后的信號幅度為±1 V，因此要對信號進(jìn)行適當(dāng)?shù)姆糯蠡蛩p來滿足輸出要求。本次設(shè)計(jì)采用一款可編程增益放大器（Programmable-Gain Amplifiers，PGA）THS7002，THS7002功能框圖如圖3所示。

圖3 THS7002功能框圖Fig.3 Functional structure diagram of THS7002

THS7002為雙通道PGA，每個通道由低噪聲輸入前置放大器和可變增益放大器組成。前置運(yùn)放可以配置增益為-1或2，輸入阻抗為1 MΩ，開環(huán)輸出阻抗為13Ω，起到隔離和阻抗匹配的作用。可變增益運(yùn)放的由低失調(diào)運(yùn)放和增益電阻組成，可變增益范圍-22～20 dB，步進(jìn)精度為6 dB，通過FPGA控制3位數(shù)字位G2G1G0來調(diào)節(jié)增益。在設(shè)計(jì)中采用兩個通道級聯(lián)的方式，兩個前置運(yùn)放都設(shè)置增益為-1，實(shí)現(xiàn)了-44～40 dB的可變增益范圍，差分輸入范圍為±4 V，-3 dB帶寬為70 MHz，滿足設(shè)計(jì)要求。使用Tektronix TDS2024C型號的示波器得到的1 MHz信號的測試數(shù)據(jù)如表1所示。由測試結(jié)果可以看出實(shí)際值與理論值由些出入，這其中也存在示波器精度造成的誤差，所以整體測試結(jié)果可以滿足設(shè)計(jì)要求。

2.3 峰峰值檢測的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)采用的是軟件檢測峰值的方法，ADC對反饋信號進(jìn)行采樣，采樣結(jié)果送入FPGA進(jìn)行算法處理以此得到信號峰峰值。ADC選用的是AD9245，AD9245配置為單端模式，此時AD9245輸入信號范圍為0～2 V，因此信號調(diào)理電路中要先對VOUT_FB進(jìn)行適當(dāng)?shù)乃p放大和偏移使其能夠滿足AD9245的輸入要求。由Verilog實(shí)現(xiàn)的峰峰值檢測代碼如下：

if（DATAIN[13]==1'b0）

begin

DATA_REG2＜=DATA_REG2；

表1 THS7002測試結(jié)果Tab.1 Test result of THS7002

if（DATAIN＞=DATA_REG1） DATA_REG1＜=DATAIN；

else if （DATAIN ＜DATA_REG1） DATA_REG1 ＜=

DATA_REG1；

end

else if（DATAIN[13]==1'b1）

begin

DATA_REG1＜=DATA_REG1；

if（DATAIN＜=DATA_REG2） DATA_REG2＜=DATAIN；

else if （DATAIN ＞DATA_REG2） DATA_REG2 ＜=DATA_REG2；

end

assign P_PEAK=DATA_REG1；

assign N_PEAK=DATA_REG2；

其中DATAIN[13:0]為AD9245的14位補(bǔ)碼輸出，P_PEAK為檢測的正峰值，N_PEAK為檢測的負(fù)峰值。AD9245輸入為0.5~1.5的正弦波時，由ChipScope抓取DATAIN[13:0]，采樣65 536個點(diǎn)繪制成的波形如圖4所示?？梢钥闯霾蓸咏Y(jié)果精確，基本沒有噪聲干擾。

3 測試結(jié)果

利用Tektronix TDS2024C型號的示波器測量得到AWG系統(tǒng)產(chǎn)生的正弦波、方波、三角波3種基本波形如圖5所示。

圖4 AD9245的補(bǔ)碼輸出Fig.4 AD9245 complement output

測試結(jié)果波形比較理想，可以滿足設(shè)計(jì)要求。

4 結(jié)束語

圖5 AWG系統(tǒng)的輸出信號Fig.5 Output signal of AWGsystem

AWG是模擬IC自動測試儀項(xiàng)目重要組成部分，通過測試結(jié)果來看，輸出波形可以達(dá)到輸出頻率1 Hz~1 MHz、峰峰值范圍20 mV~20 V，幅度偏移范圍為±2.5 V，精度可達(dá)到±0.1dB。能夠滿足項(xiàng)目的要求，可以用于相關(guān)模擬IC測試設(shè)備以及其他相關(guān)儀器。閉環(huán)控制的概念可以保證輸出波形的準(zhǔn)確性，利用FPGA作為控制器具有控制簡單、可靠性高等優(yōu)點(diǎn)。

[1]俞建峰，陳翔，楊雪英.我國集成電路測試技術(shù)現(xiàn)狀及發(fā)展策略[J].中國測試，2009，5（35）:1-3 YU Jian-feng，CHEN Xiang，YANG Xue-ying.Current status on Chinese integrated circuit testing technology and its development strategies[J].China Measurement&Test，2009，5（35）:1-3.

[2]王文梁.100MSa/S任意波形發(fā)生器硬件設(shè)計(jì)[D].成都:電子科技大學(xué)，2007:33-39.

[3]樂春峽，王艷平.基于FPGA的任意波形發(fā)生器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2008（1）:52.LE Chun-xia，WANG Yan-ping.Design of FPGA-based arbitrary waveformgenerator[J].Modern Electronics Technique，2008（1）:52.

[4]易先軍，葉春生.基于FPGA的高速數(shù)字峰值保持器設(shè)計(jì)[J].現(xiàn)代機(jī)械，2005（4）:9-10.YI Xian-jun，YE Chun-sheng.Design of high-speed digital peak holding circuit based on FPGA[J].Modern Machinery，2005（4）:9-10.

[5]Paul Horowitz，Winfield Hill.吳利民，余國文，歐陽華等.電子學(xué)[M].北京:電子工業(yè)出版社，2005.

[6]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京:北京航空航天大學(xué)出版社，2008.

[7]史強(qiáng)強(qiáng)，孟新新，趙乾坤，等.數(shù)字SPWM調(diào)制信號截尾誤差的補(bǔ)償方法研究[J].陜西電力，2013（12）：61-65.SHI Qiang-qiang，MENG Xin-xin，ZHAOQian-kun，et al.Compensation Method for Modulation Signal Truncation Error of Digital SPWM[J].Shaanxi Electric Power，2013（12）：61-65.

[8]楊建安，李健，徐志強(qiáng)，等.基于互補(bǔ)濾波器的大型定轉(zhuǎn)速風(fēng)力發(fā)電機(jī)組有效風(fēng)速信號測量方法[J].陜西電力，2011（11）：22-25，72.YANG Jian-an，LI Jian，XU Zhi-qiang，et al.Probe into the measurement method of effective wind speed signal for fixedspeed wind turbinesbased on complementary filters[J].Shaanxi Electric Power，2011（11）：22-25，72.