田建學(xué)，魏俊淦，趙 波

（海軍航空工程學(xué)院 青島校區(qū)，山東 青島266041）

印制電路板（PCB，Printed Circuit Board）與元器件一樣，是航空電子設(shè)備最基本的組成部分。印制電路板不但對(duì)電路元器件起支撐作用，而且提供元器件之間的電氣連接，它的性能直接關(guān)系到機(jī)載設(shè)備的質(zhì)量好壞。要使航空電子設(shè)備獲得最佳性能，除了元器件的選擇和電路的設(shè)計(jì)之外，良好的印制電路布局和布線在電磁兼容性中也是一個(gè)需要考慮的非常重要的因素[1]。

1 印制電路板電磁兼容設(shè)計(jì)要求

印制電路板（PCB）中的跡線由銅箔制成，存在一定的電阻和電感。另外，由于印制電路的面積和厚度都很小，因此跡線之間也存在較大的互感和電容。據(jù)推算，在0.25 mm厚的碾壓板上，位于地線層上方的0.5 mm寬、20 mm長(zhǎng)的跡線具有2.7 mΩ直流電阻、20 nH的電感以及與地之間1.66 pF的耦合電容。與元器件的寄生效應(yīng)相比，這些都是可以忽略不計(jì)的，但是所有布線的總和可能會(huì)超出寄生效應(yīng)。這些寄生參數(shù)將對(duì)電路特別是高速電路的運(yùn)行產(chǎn)生嚴(yán)重影響，如信號(hào)幅值衰減、上升時(shí)間變緩等[2]。

印制電路的設(shè)計(jì)，應(yīng)使印制電路板上的電路正常實(shí)現(xiàn)各自的功能，各部分之間不發(fā)生干擾，對(duì)外輻射發(fā)射和傳導(dǎo)發(fā)射盡可能降低，外來(lái)干擾對(duì)印制電路上的電路不產(chǎn)生影響。

具體地講，印制電路電磁兼容性設(shè)計(jì)應(yīng)實(shí)現(xiàn)對(duì)下述指標(biāo)的控制[3]：1)來(lái)自印制電路的輻射；2)印制電路與設(shè)備中其它電路之間的耦合；3)印制電路對(duì)外部干擾的靈敏度；4)印制電路上各種電路的耦合。

2 印制電路板的布局設(shè)計(jì)

在印制電路設(shè)計(jì)中，布局是一個(gè)重要環(huán)節(jié)，布局的好壞將直接影響印制電路的電磁兼容性效果。合理的布局首先要考慮印制電路尺寸的大小，印制電路尺寸過(guò)大，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加；尺寸過(guò)小，則散熱不好，且鄰近跡線易受干擾。在確定印制電路的尺寸后，再確定特殊元器件的位置。最后，根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。

在進(jìn)行元器件布局前，應(yīng)先對(duì)印制電路上的元器件分組，目的是對(duì)印制電路上的空間進(jìn)行分割，同組的放在一起，以便在空間上保證各組的元器件不至于相互干擾。一般先按使用電壓進(jìn)行分組，再按數(shù)字與模擬、高速與低速以及電流大小進(jìn)一步分組[4]。不兼容的器件要相互分開，如發(fā)熱器件遠(yuǎn)離關(guān)鍵集成電路，磁性組件要屏蔽，敏感器件則應(yīng)遠(yuǎn)離CPU時(shí)鐘發(fā)生器等。

由于數(shù)字電路、模擬電路及電源電路的組件布局和布線特點(diǎn)各不相同，它們產(chǎn)生的干擾及抑制干擾的方法也不相同。此外，高頻、低頻電路由于頻率不同，其干擾及抑制方法也不相同。所以，在組件布局時(shí)，應(yīng)將數(shù)字電路、模擬電路和電源電路分別布置，將高頻電路和低頻電路分開。

在元器件布局方面，應(yīng)把相互有關(guān)的元器件盡量靠近，以獲得較好的抗干擾效果。組件在印制電路上排列的位置要充分考慮抗電磁干擾，各部件之間的引線要盡量短。

根據(jù)電路的功能單元對(duì)電路的全部元器件進(jìn)行布局時(shí)，要貫徹以下原則[5]：

1)按電路流程安排位置。按照電路的流程安排各個(gè)功能單元電路的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一定的方向。

2)以核心元器件為中心。以每個(gè)功能電路的核心元器件為中心，圍繞它來(lái)進(jìn)行布局。

3)合理排列元器件。元器件應(yīng)均勻、整齊、緊湊地排列在印制電路上，一般電路盡可能使元器件平行排列；某些可能存在較高電位差的元器件或?qū)Ь€之間的距離應(yīng)適當(dāng)增大，以免放電引起意外短路；帶高電壓的元器件要盡量放置在手不易觸及的地方，以免調(diào)試時(shí)觸電；易受干擾的元器件不能靠得太近，輸入和輸出元件盡量遠(yuǎn)離；位于電路板邊緣的元器件，離電路板邊緣一般不小于2 mm。

4)盡可能縮短高頻下工作元器件之間連線。在高頻下工作的電路，應(yīng)盡可能縮短元器件之間的連線，設(shè)法減少元器件之間的分布參數(shù)和相互間的電磁干擾。

5)盡可能減小環(huán)路面積。應(yīng)盡可能減小環(huán)路面積，以抑制輻射干擾。

6)質(zhì)量重、體積大、發(fā)熱多元器件不宜直接安裝。質(zhì)量超過(guò)15 g的元器件，應(yīng)當(dāng)用支架加以固定，然后焊接；對(duì)于那些又大又重、發(fā)熱量多的元器件，不宜直接裝在印制板電路上，而應(yīng)裝在整機(jī)的機(jī)箱底板上，并考慮散熱問(wèn)題。

7)大尺寸電路板應(yīng)有足夠機(jī)械強(qiáng)度。電路板尺寸大于200 mm×150 mm時(shí)，則應(yīng)考慮電路板的機(jī)械強(qiáng)度。

8)所有電連接器應(yīng)集中置于印制電路板上。所有電連接器應(yīng)置于印制電路板的一側(cè)或一角；電連接器往往會(huì)成為有效天線部分，將其置于印制電路板的一側(cè)，有利于控制電連接器間的共模電壓。

3 印制電路板的布線設(shè)計(jì)

在印制電路設(shè)計(jì)中，布線是實(shí)現(xiàn)產(chǎn)品設(shè)計(jì)的重要步驟。在印制電路設(shè)計(jì)過(guò)程中，布線設(shè)計(jì)所受的限定最多，但也是技巧最細(xì)、工作量最大的工作。由于印制電路上的電子元器件密度越來(lái)越大，走線越來(lái)越窄，信號(hào)的頻率越來(lái)越高，不可避免地會(huì)引入電磁干擾。印制電路布線設(shè)計(jì)的目的是使印制電路上各部分電路之間沒有互相干擾，并使印制電路的傳導(dǎo)發(fā)射和輻射發(fā)射盡可能降低。

1)布線原則

印制電路布線的一般原則如下[6]：

①增大走線的間距以減少電感耦合和電容耦合的干擾。

②平行布局電源線和地線，以使印制電路去耦電容達(dá)到最佳。

③將敏感的高頻線布置在遠(yuǎn)離高噪聲電源線的地方。

④加粗電源線和地線，以減小電源線和地線的阻抗。

需要指出的是，印制電路布線沒有嚴(yán)格的規(guī)定，也沒有能覆蓋所有印制電路布線的專門規(guī)則。大多數(shù)印制電路布線受限于印制電路尺寸的大小和銅板的層數(shù)。一些布線技術(shù)可以應(yīng)用于一種電路，卻不能應(yīng)用于另一種電路。

2)布線技術(shù)

印制電路布線時(shí)，主要考慮以下幾個(gè)方面的問(wèn)題。

①分割

分割是指利用物理上的分離來(lái)減少不同類型線之間的耦合，尤其是電源線和地線。圖1給出了用分割技術(shù)將4個(gè)不同類型的電路分離開的例子。

圖1 分割功能塊Fig.1 Split function blocks

在地線面，非金屬的溝道用來(lái)隔離4個(gè)地線面。電感和電容作為印制電路上的各部分之間的過(guò)濾器，用以減少不通電路電源面間的耦合。高速數(shù)字電路由于需要更高的瞬時(shí)功率而須放在電源入口處。接口電路可能會(huì)需要靜電釋放和瞬時(shí)抑制的器件或電路。對(duì)于電感和電容來(lái)說(shuō)，最好使用不同值的電感和電容，而不是用同一種參量的電感和電容，因?yàn)檫@樣它便可以為不同的電路提供不同的濾波特性。

②局部電源和集成電路間去耦

局部去耦能夠減少沿電源干線的噪聲傳播。連接著電源輸入口與印制電路之間的大容量旁路電容起著一個(gè)低頻脈動(dòng)濾波器的作用，同時(shí)還可以作為一個(gè)電能儲(chǔ)存器以滿足突發(fā)的功率需求。在每個(gè)集成電路的電源和地之間都應(yīng)當(dāng)有去耦電容，這些去耦電容應(yīng)該盡可能地靠近電源引腳，以更好地濾除集成電路的開關(guān)噪聲。在考慮安全的前提下，電源線應(yīng)盡可能靠近地線，在電源線和地之間形成去耦電容。這種布置也減小了差模輻射的環(huán)面積，有助于減少電路的干擾。

③電流返回通路短、環(huán)路區(qū)域小

不管是對(duì)多層印制電路的基準(zhǔn)接地層還是單層印制電路的地線，電流的路徑總是從負(fù)載回到電源。返回通路的阻抗越低，印制電路的電磁兼容性越好。由于流動(dòng)在負(fù)載和電源之間的高頻電流的影響，長(zhǎng)的返回通路將在彼此之間產(chǎn)生耦合。因此，返回通路應(yīng)當(dāng)盡可能短，環(huán)路區(qū)域應(yīng)當(dāng)盡可能小。

④布線分離

布線分離的作用是將印制電路同一層內(nèi)相鄰線路之間的串?dāng)_和噪聲耦合最小化。在線與線、邊沿到邊沿間的間隔遵循3W規(guī)則（W為線寬），如圖2所示。所謂3W規(guī)則是指為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線與線中心距不少于3倍線寬時(shí)，則可有效降低線與線之間的電場(chǎng)和磁場(chǎng)耦合。為了進(jìn)一步減小磁場(chǎng)耦合，將基準(zhǔn)地布放在關(guān)鍵信號(hào)線附近，以隔離其它信號(hào)在線上產(chǎn)生的耦合噪聲。

圖2 跡線隔離Fig.2 Traces isolation

⑤保護(hù)與分流電路

在時(shí)鐘電路中，局部去耦電容對(duì)于減少沿著電源線的噪聲傳播有著非常重要的作用。但是時(shí)鐘線同樣需要保護(hù)，以免受其它電磁干擾源的干擾，否則受干擾時(shí)鐘信號(hào)將在電路的其它地方引起問(wèn)題。

設(shè)置分流和保護(hù)線路是對(duì)關(guān)鍵信號(hào)（如對(duì)在一個(gè)充滿噪聲的環(huán)境中的系統(tǒng)時(shí)鐘信號(hào)）進(jìn)行隔離和保護(hù)的非常有效的方法。印制電路上的分流或者保護(hù)線路是沿著關(guān)鍵信號(hào)的線路兩邊布放隔離保護(hù)線。保護(hù)線不僅隔離了由其它信號(hào)線上產(chǎn)生的耦合磁通，而且也將關(guān)鍵信號(hào)從與其它信號(hào)線的耦合中隔離出來(lái)[7]。

分流線路和保護(hù)線路之間的不同之處在于分流線路不必兩端端接（與地連接），但是保護(hù)線路的兩端都必須連接到地。為了進(jìn)一步地減小耦合，多層印制電路中的保護(hù)線路可以每隔一段就加上到地的通路。

⑥避免阻抗不連續(xù)及形成尖銳的拐角

從驅(qū)動(dòng)源到負(fù)載，信號(hào)路徑的寬度應(yīng)該是常數(shù)。改變路徑寬度會(huì)使阻抗路徑（電阻、電感和電容）發(fā)生改變，從而產(chǎn)生反射并造成線路阻抗不平衡，所以最好保持路徑的寬度不變。

在一個(gè)線條中形成尖銳的拐角也會(huì)引起阻抗的非線性。因?yàn)檫@個(gè)尖銳的拐角會(huì)使線條的一個(gè)部分與另一個(gè)部分之間形成雜散的寄生電容，在內(nèi)部的邊緣也會(huì)產(chǎn)生集中的電場(chǎng)，易導(dǎo)致放電。該電場(chǎng)能產(chǎn)生耦合到相鄰路徑的噪聲，因此改變路徑時(shí)，全部的直角路徑應(yīng)該采用平滑曲線轉(zhuǎn)向或45°轉(zhuǎn)向。這種布線方式對(duì)上升時(shí)間在1ns以下的信號(hào)傳輸尤為重要。

⑦避免短截線對(duì)傳送高頻率和敏感信號(hào)影響

由于阻抗的不連續(xù)，信號(hào)通過(guò)短截線容易產(chǎn)生反射。同時(shí)，雖然短截線長(zhǎng)度可能不是系統(tǒng)的已知信號(hào)的波長(zhǎng)的四分之一，但是附帶的輻射可能在短截線上產(chǎn)生諧振，大大衰減流經(jīng)它們的信號(hào)。因此，應(yīng)避免在傳送高頻率和敏感信號(hào)的路徑上使用短截線（如圖3）。

類似地，星形或輻射形排列適用于來(lái)自多個(gè)印制電路的地線連接，但是它帶有能產(chǎn)生多個(gè)短截線的信號(hào)路徑。因此，對(duì)于高速和敏感信號(hào)，應(yīng)避免星形或輻射形布線。

圖3 短截線Fig.3 Stub line

⑧最小化環(huán)路面積

當(dāng)任意一個(gè)電路回路中有變化的磁通量穿過(guò)時(shí)，都會(huì)在環(huán)路內(nèi)感應(yīng)出電流，電流的大小與磁通量的變化率成正比。較小面積的環(huán)路中通過(guò)的磁通量少，感應(yīng)出的電流也較小，因此環(huán)路面積必須最小。保持信號(hào)路徑和它的地返回線緊靠在一起有助于最小化地線環(huán)路，避免出現(xiàn)潛在的天線環(huán)。減小回路面積的另一種方法是在關(guān)鍵信號(hào)線線邊上布一條地線，這條地線應(yīng)盡量靠近信號(hào)線，這樣就形成了較小的回路面積[8]。

3)布線技巧

①布線走向

印制導(dǎo)線的布設(shè)應(yīng)盡可能短，在高頻回路中更應(yīng)如此。同一元器件的各條地址線或數(shù)據(jù)線應(yīng)盡可能保持一樣長(zhǎng)；雙面布線時(shí)，兩面的導(dǎo)線應(yīng)相互垂直、斜交，避免相互平行，以減少寄生耦合；作為電路的輸入及輸出用的印制導(dǎo)線應(yīng)盡量避免平行，最好在這些導(dǎo)線之間加布地線。

②布線寬度

印制導(dǎo)線的寬度應(yīng)滿足電氣性能要求而又便于生產(chǎn)，它的最小值根據(jù)承受電流的大小而定，但最小不宜小于0.2 mm，在高密度、高精度的印制線路中，導(dǎo)線寬度和間距一般可取0.3 mm；導(dǎo)線寬度在大電流情況下還要考慮溫升；印制導(dǎo)線的公共地線應(yīng)盡可能地粗，可能的話，使用大于2～3 mm的線條，這一點(diǎn)在帶有微處理器的電路中尤為重要，因?yàn)楫?dāng)?shù)鼐€過(guò)細(xì)時(shí)，由于流過(guò)的電流變化使地電位變動(dòng)，微處理器定時(shí)信號(hào)的電平不穩(wěn)，會(huì)使噪聲容限劣化。

③布線間距

印制導(dǎo)線的間距應(yīng)盡量寬些，一是為了滿足電氣安全要求，適合能承受的電壓，二是便于操作和生產(chǎn)，三是考慮到導(dǎo)線之間存在某種程度的金屬殘粒時(shí)會(huì)減小實(shí)際間距。

④避免布線交叉

印制電路中不允許有交叉電路，對(duì)于可能交叉的線條，可以用“鉆”、“繞”兩種辦法解決，即讓某線條從別的電阻、電容、三極管腳下的空隙“鉆”過(guò)去，或者從可能交叉的某條引線的一端“繞”過(guò)去。在特殊情況下如果電路很復(fù)雜，為簡(jiǎn)化設(shè)計(jì)也允許用導(dǎo)線跨接，解決交叉電路問(wèn)題。

⑤布地線

印制導(dǎo)線的公共地線，應(yīng)盡量布置在印制板的邊緣部分。在印制板上，應(yīng)盡可能多地保留銅箔做地線，這樣得到的屏蔽效果比一長(zhǎng)條地線要好，傳輸線特性和屏蔽作用也將得到改善，另外還起到了減小分布電容的作用。

印制導(dǎo)線的公共地線最好形成環(huán)路或網(wǎng)狀，這是因?yàn)槿绻谕浑娐钒迳嫌性S多集成電路或耗電多的元器件時(shí)，由于圖形上的限制產(chǎn)生了接地電位差，從而引起噪聲容限的降低，當(dāng)做成回路時(shí)，接地電位差就可以減小。

另外，接地和電源的布線要盡可能與數(shù)據(jù)的流動(dòng)方向平行，這樣可以提高對(duì)噪聲的抑制能力；多層印制板可采用其中若干層作為屏蔽層（地線層或電源層），一般屏蔽層設(shè)計(jì)在多層印制線路板的內(nèi)層，信號(hào)線設(shè)計(jì)在內(nèi)層和外層。還要注意的是，數(shù)字電路和模擬電路盡可能隔離分區(qū)，并且數(shù)字地和模擬地要分離，最后接于電源地。

4 結(jié)束語(yǔ)

由于電磁兼容設(shè)計(jì)是實(shí)現(xiàn)機(jī)載設(shè)備或系統(tǒng)規(guī)定功能、使系統(tǒng)效能得以充分發(fā)揮的重要保證，必須在機(jī)載設(shè)備或系統(tǒng)功能設(shè)計(jì)的同時(shí)，開展電磁兼容設(shè)計(jì)。在航空電子設(shè)備的設(shè)計(jì)過(guò)程中，印制板電路作為整機(jī)設(shè)備的關(guān)鍵性、基礎(chǔ)性設(shè)計(jì)，其電磁兼容性的優(yōu)劣將直接影響航空電子設(shè)備整機(jī)的電磁兼容性，可以說(shuō)印制板電路電磁兼容性設(shè)計(jì)是整機(jī)電磁兼容性設(shè)計(jì)的關(guān)鍵中的關(guān)鍵。因此，在機(jī)載設(shè)備的開發(fā)設(shè)計(jì)過(guò)程中，必須高度重視印制電路板的電磁兼容性設(shè)計(jì)。

[1]區(qū)健昌．電子設(shè)備的電磁兼容性設(shè)計(jì)理論與實(shí)踐[M]．北京：電子工業(yè)出版社，2010．

[2]楊文昌．電子設(shè)備的電磁兼容結(jié)構(gòu)設(shè)計(jì)[J]．機(jī)電工程技術(shù),2007,36(8):47-48.YANG Wen-chang.Design of EMC structures for electronic equipment[J].Mechanical&Electrical Engineering Technology,2007,36(8):47-48.

[3]田建學(xué)．機(jī)載設(shè)備電磁兼容設(shè)計(jì)與實(shí)施[M]．北京：國(guó)防工業(yè)出版社，2010．

[4]呂文紅．電磁兼容原理及應(yīng)用教程[M]．2版，北京：清華大學(xué)出版社，2008．

[5]王艷春，祖靜，崔春生．印制電路板的電磁兼容性設(shè)計(jì)[J]．計(jì)量與測(cè)試技術(shù)，2011(1):47-49.WANG Yan-chun,ZU Jing,CUI Chun-sheng.The EMC design of printed circuit board[J].Metrology&Measurement Technique,2011(1):47-49.

[6]白云同．電磁兼容設(shè)計(jì)實(shí)踐[M]．北京：中國(guó)電力出版社，2007．

[7]王 丹，閆利超．高速DSP系統(tǒng)的電路板級(jí)電磁兼容性設(shè)計(jì)[J]．現(xiàn)代電子技術(shù)，2010（9）：35-37.WANG Dan,YAN Li-chao.Board-level EMC design of highspeed DSP system [J]．Modern Electronics Technique,2010（9）：35-37.

[8]吳建輝．印制電路板的電磁兼容性設(shè)計(jì)[M]．北京：國(guó)防工業(yè)出版社，2005．